平码五不中公式规律
  • / 5
  • 下载费用:30 金币  

移动终端逻辑分析仪.pdf

关 键 ?#21097;?/dt>
移动 终端 逻辑 分析
  专利查询网所有?#35797;?#22343;是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
摘要
申请专利号:

CN201610848471.7

申请日:

2016.09.23

公开号:

CN106483400A

公开日:

2017.03.08

当前法律状态:

实审

有效性:

审中

法?#19978;?#24773;: 实质审查的生效IPC(主分类):G01R 31/00申请日:20160923|||公开
IPC分类号: G01R31/00 主分类号: G01R31/00
申请人: 深圳市华壹科技有限责任公司
发明人: 陈志飞
地址: 518000 广东省深圳市龙华新区龙华街道清湖科技园B栋13楼1385-1387
优?#28909;ǎ?/td>
专利代理机构: 代理人:
PDF完整版下载: PDF下载
法律状态
申请(专利)号:

CN201610848471.7

授权公告号:

|||

法律状态公告日:

2017.04.05|||2017.03.08

法律状态类型:

实质审查的生效|||公开

摘要

一种移动终端逻辑分析仪,包括移动处理器信号接口,用于与移动终端的LP时钟接口及MIPI?DSI接口连接;时序采集电路,与移动处理器信号接口的LP时钟接口及MIPI?DSI接口连接,用于根据LP时钟接口的时钟信号采集来自MIPI?DSI接口的待测试信号;时序采集电路包括数据接口与时钟接口;FIFO电路,用于根据时序采集电路发出的时钟信号缓存时序采集电路采集到的待测试信号;FIFO电路的数据接口与时序采集电路的数据接口连接、时钟接口与时序采集电路的时钟接口连接;?#24230;?#24335;处理器,与FIFO电路连接,用于对来自FIFO电?#20998;?#25968;据进行滤波去除干扰、?#32531;?#23545;数据进行硬件实时解码并输出波形数据。本发明针对性强,被分析数据深度更大,能更直观的显示被分析的数据。

权利要求书

1.一种移动终端逻辑分析仪,其特征在于,包括:
移动处理器信号接口,用于与移动终端的LP时钟接口及MIPI DSI接口连接,所述移动
处理器信号接口包括LP时钟接口及MIPI DSI接口;
时序采集电路,与所述移动处理器信号接口的LP时钟接口及MIPI DSI接口连接,用于
根据所述LP时钟接口的时钟信号采集来自所述MIPI DSI接口的待测试信号;所述时序采集
电路包括数据接口与时钟接口;
FIFO电路,用于根据所述时序采集电路发出的时钟信号缓存所述时序采集电路采集到
的所述待测试信号;所述FIFO电路的数据接口与所述时序采集电路的数据接口连接、时钟
接口与所述时序采集电路的时钟接口连接;
?#24230;?#24335;处理器,与所述FIFO电路连接,用于对来自所述FIFO电?#20998;?#25968;据进行滤波去除
干扰、?#32531;?#23545;数据进行硬件实时解码并输出波形数据;
UART电路,与所述?#24230;?#24335;处理器连接,所述?#24230;?#24335;处理器将波形数据发?#36879;鳸ART电路;
UART转USB电路,与所述UART电路连接,用于将来自UART电路的波形数据转换成符合
USB协议的波形数据后发?#36879;?#19978;位机。
2.根据权利要求1所述的移动终端逻辑分析仪,其特征在于,所述时序采集电路、FIFO
电路、?#24230;?#24335;处理器和UART电路集成在FPGA中。

说明书

移动终端逻辑分析仪

技术领域

本发明涉及逻辑分析仪领域,特别涉及一种移动终端逻辑分析仪。

背景技术

?#38047;?#25216;术中的逻辑分析仪针?#36816;?#26377;接口类,其利用僵尸时钟对待测试信号进行高
速采样,对数据进行分析,输出波形数据,需再由上位机解码或人工解码。因此,整个逻辑分
析仪的性能受?#25509;?#21709;,例如被分析数据深度较小,中间处理过程效?#23454;停?#38590;以适应对移动终
端中的移动处理器进行分析的要求。

发明内容

本发明提供了一种移动终端逻辑分析仪,以解决?#38047;?#25216;术中的逻辑分析仪数据深
度较小、中间处理过程效?#23454;汀?#38590;以适应对移动终端中的移动处理器进行分析的要求的问
题。

为解决上述问题,作为本发明的一个方面,提供了一种移动终端逻辑分析仪,包
括:移动处理器信号接口,用于与移动终端的LP时钟接口及MIPI DSI接口连接,所述移动处
理器信号接口包括LP时钟接口及MIPI DSI接口;时序采集电路,与所述移动处理器信号接
口的LP时钟接口及MIPI DSI接口连接,用于根据所述LP时钟接口的时钟信号采集来自所述
MIPI DSI接口的待测试信号;所述时序采集电路包括数据接口与时钟接口;FIFO电路,用于
根据所述时序采集电路发出的时钟信号缓存所述时序采集电路采集到的所述待测试信号;
所述FIFO电路的数据接口与所述时序采集电路的数据接口连接、时钟接口与所述时序采集
电路的时钟接口连接;?#24230;?#24335;处理器,与所述FIFO电路连接,用于对来自所述FIFO电?#20998;?#25968;
据进行滤波去除干扰、?#32531;?#23545;数据进行硬件实时解码并输出波形数据;UART电路,与所述嵌
入式处理器连接,所述?#24230;?#24335;处理器将波形数据发?#36879;鳸ART电路;UART转USB电路,与所述
UART电路连接,用于将来自UART电路的波形数据转换成符合USB协议的波形数据后发?#36879;?br />上位机。

优选地,所述时序采集电路、FIFO电路、?#24230;?#24335;处理器和UART电路集成在FPGA中。

与同类产品相比,本发明针对性强,被分析数据深度更大,能更直观的显示被分析
的数据。

附图说明

图1示意性地示出了本发明的结构示意图。

具体实施方式

以下结合附图对本发明的实施例进行详细说明,但是本发明可以由权利要求限定
?#36879;?#30422;的多种不同方式实施。

如图1所示,本发明提供了一种移动终端逻辑分析仪,包括:移动处理器信号接口,
用于与移动终端的LP时钟接口及MIPI DSI接口连接,所述移动处理器信号接口包括LP时钟
接口及MIPI DSI接口;时序采集电路,与所述移动处理器信号接口的LP时钟接口及MIPI
DSI接口连接,用于根据所述LP时钟接口的时钟信号采集来自所述MIPI DSI接口的待测试
信号;所述时序采集电路包括数据接口与时钟接口;FIFO电路,用于根据所述时序采集电路
发出的时钟信号缓存所述时序采集电路采集到的所述待测试信号;所述FIFO电路的数据接
口与所述时序采集电路的数据接口连接、时钟接口与所述时序采集电路的时钟接口连接;
?#24230;?#24335;处理器,与所述FIFO电路连接,用于对来自所述FIFO电?#20998;?#25968;据进行滤波去除干扰、
?#32531;?#23545;数据进行硬件实时解码并输出波形数据;UART电路,与所述?#24230;?#24335;处理器连接,所述
?#24230;?#24335;处理器将波形数据发?#36879;鳸ART电路;UART转USB电路,与所述UART电路连接,用于将
来自UART电路的波形数据转换成符合USB协议的波形数据后发?#36879;?#19978;位机。

由于采用了上述技术方案,本发明可直接提取MIPI DSI下的LP时钟进行数据分析
(一般逻辑分析仪采用全局时钟采样),因而提高了采样精度和数据处理的效?#30465;?#37319;样数据
实时解码后经由USB数据线传输给上位机,上位机安装好USB驱动,使用串口工具选好波特
率即可接收数据。上位机软件?#19978;?#31034;被分析数据,上位机显示被分析对象LP传输的每个数
据包,数据包为常用的16进制数据。本发明针对MIPI DSI通过硬件实现实时解码并直接输
出数据包数组,非常直观,数据可直接调用,因而方便了工程师调试分析数据。与同类产品
相比,本发明针对性强(只针对MIPI接口),被分析数据深度更大,能更直观的显示被分析的
数据。

优选地,所述时序采集电路、FIFO电路、?#24230;?#24335;处理器和UART电路集成在FPGA中。

以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技
术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修
改、等同替换、改进等,均应包含在本发明的保护范围之内。

关于本文
本文标题:移动终端逻辑分析仪.pdf
链接地址:http://www.pqiex.tw/p-5994895.html
关于我们 - 网站声明 - 网?#38236;?#22270; - ?#35797;?#22320;图 - 友情链接 - 网站客服 - 联系我们

[email protected] 2017-2018 zhuanlichaxun.net网站版权所有
经营许可证编号:粤ICP备17046363号-1 
 


收起
展开
平码五不中公式规律 20180205035山东群英会 中国七星彩开奖现场直播 组选奖号811 顺德福彩中奖电话 七乐彩七乐彩走势图 北京快中彩 11选5机选号码 大庆冠通棋牌下载 七星彩开奖有规律 2009七乐彩走势图