平码五不中公式规律
  • / 15
  • 下载费用:30 金币  

像素驱动电路、像素驱动方法和显示装置.pdf

关 键 ?#21097;?/dt>
像素 驱动 电路 方法 显示装置
  专利查询网所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
摘要
申请专利号:

CN201710192369.0

申请日:

2017.03.28

公开号:

CN106683619A

公开日:

2017.05.17

当前法律状态:

实审

?#34892;?#24615;:

审中

法?#19978;?#24773;: 实质审查的生效IPC(主分类):G09G 3/3233申请日:20170328|||公开
IPC分类号: G09G3/3233(2016.01)I 主分类号: G09G3/3233
申请人: 京东方科技集团股份有限公司; 鄂尔多斯市源盛光电有限责任公司
发明人: 韩龙
地址: 100015 ?#26412;?#24066;朝阳区酒仙桥路10号
优?#28909;ǎ?/td>
专利代理机构: ?#26412;?#22825;昊联合知识产权代理有限公司 11112 代理人: 汪源;陈源
PDF完整版下载: PDF下载
法律状态
申请(专利)号:

CN201710192369.0

授权公告号:

|||

法律状态公告日:

2017.06.09|||2017.05.17

法律状态类型:

实质审查的生效|||公开

摘要

本发明公开了一种像素驱动电路、像素驱动方法和显示装置,包括:驱动晶体管、发光器件和阈值补偿单元,驱动晶体管的控制极、第一极和第二极均与阈值补偿单元连接,阈值补偿单元与数据线、第一电源端和发光器件的第一端连接,阈值补偿单元用于在驱动晶体管驱动发光器件进行像素显示时,将控制电压写入至驱动晶体管的控制极,控制电压等于驱动晶体管的阈值电压与数据线中的数据电压之和。本发明的技术方案通过阈值补偿单元将大小等于数据电压与驱动晶体管的阈值电压之和的控制电压写入至驱动晶体管的控制极,以使得驱动晶体管所产生的驱动电流与驱动晶体管的阈值电压无关,从而?#34892;?#36991;免了驱动晶体管生成的驱动电流受到阈值电压不均匀和漂移的影响。

权利要求书

1.一种像素驱动电路,其特征在于,包括:驱动晶体管、发光器件和阈值补偿单元;
所述驱动晶体管的控制极、第一极和第二极均与所述阈值补偿单元连接;
所述阈值补偿单元与数据线、第一电源端和发光器件的第一端连接;
所述发光器件的第二端与第二电源端连接;
所述驱动晶体管用于驱动发光器件进行像素显示;
所述阈值补偿单元用于在所述驱动晶体管驱动发光器件进行像素显示时,将控制电压
写入?#20102;?#36848;驱动晶体管的控制极,所述控制电压等于所述驱动晶体管的阈值电压与所述数
据线中的数据电压之和。
2.根据权利要求1所述的像素驱动电路,其特征在于,所述阈值补偿单元包括:存储电
容、第一复位模块、充电模块和发光控制模块;
所述第一复位模块与所述存储电容的第二端连接;
所述充电模块与所述数据线、所述驱动晶体管的第一极、所述驱动晶体管的第二极和
所述存储电容的第二端连接;
所述发光控制模块与所述第一电源端、所述驱动晶体管的第一极、所述驱动晶体管的
第二极和所述发光器件的第一端连接;
所述存储电容的第一端与所述第一电源端连接,所述存储电容的第二端与所述驱动晶
体管的控制极连接;
所述第一复位模块用于?#36816;?#36848;存储电容的第二端进行复位;
所述充电模块用于在所述存储电容的第二端完成复位之后,将所述存储电容的第二端
的电压充电?#20102;?#36848;控制电压;
所述发光控制模块用于在所述驱动晶体管驱动发光器件进行像素显示时,将所述第一
电源端与所述驱动晶体管的第一极导通,以及将所述驱动管的第二极与所述发光器件的第
一端导通。
3.根据权利要求2所述的像素驱动电路,其特征在于,
所述第一复位模块包括:第一开关管;
所述第一开关管的控制极与第一信号控制线连接,所述第一开关管的第一极与第一信
号输入线,所述第一开关管的第二极与所述驱动晶体管的控制极连接,所述第一信号输入
线为栅线;
和/或,所述充电模块包括:第二开关管和第三开关管;
所述第二开关管的控制极与栅线连接,所述第二开关管的第一极与所述驱动晶体管的
第二极连接,所述第二开关管的第二极与所述驱动晶体管的控制极连接;
所述第三开关管的控制极与所述栅线连接,所述第三开关管的第一极与所述数据线连
接,所述第三开关管的第二极与所述驱动晶体管的第一极连接;
和/或,所述发光控制单元包括:第四开关管和第五开关管;
所述第四开关管的控制极与第二信号控制线连接,所述第四开关管的第一极与所述第
一电源端连接,所述第四开关管的第二极与所述驱动晶体管的第一极连接;
所述第五开关管的控制极与所述第二信号控制线连接,所述第五开关管的第一极与所
述驱动晶体管的第二极连接,所述第五开关管的第二极与所述发光器件的第一端连接。
4.根据权利要求1所述的像素驱动电路,其特征在于,还包括:第二复位模块,所述第二
复位模块与所述发光器件的第一端连接;
所述第二复位模块用于?#36816;?#36848;发光器件的第一端进行复位。
5.根据权利要求4所述的像素驱动电路,其特征在于,所述第二复位模块包括:第六开
关管;
所述第六开关管的控制极与第一信号控制线连接,所述第六开关管的第一极与第二信
号输入线连接,所述第六开关管的第二极与所述发光器件的第一端连接。
6.根据权利要求5所述的像素驱动电路,其特征在于,所述第二信号输入线与所述第一
信号控制线为同一根信号走线。
7.根据权利1所述的像素驱动电路,其特征在于,还包括:电流去除模块,所述电流去除
模块与所述驱动晶体管的控制极连接;
所述电流去除模块用于去除所述驱动晶体管中的残余电流。
8.根据权利要求7所述的像素驱动电路,其特征在于,所述电流去除模块包括:第七开
关管;
所述第七开关管的控制极与第三信号控制线连接,所述第七开关管的第一极与第一电
源端连接,所述第七开关管的第二极与所述驱动晶体管中的控制极连接。
9.一种显示装置,其特征在于,包括:如上述权利要求1-8中任一所述的像素驱动电路。
10.一种像素驱动方法,其特征在于,所述像素驱动方法基于像素驱动电路,所述像素
驱动电路采用上述权利要求1-8中任一所述的像素驱动电路,所述像素驱动方法包括:
所述阈值补偿单元将控制电压输出?#20102;?#36848;驱动晶体管的控制极,所述控制电压等于所
述驱动晶体管的阈值电压与数据线中的数据电压之和,所述驱动晶体管在所述控制电压的
控制下驱动发光器件进行像素显示。

说明书

像素驱动电路、像素驱动方法和显示装置

技术领域

本发明涉及显示技术领域,特别涉及一种像素驱动电路、像素驱动方法和显示装
置。

背景技术

有源矩阵有机发光二极管面板(Active Matrix Organic Light Emitting
Diode,简称:AMOLED)的应用越来越广泛。AMOLED的像素显示器件为有机发光二极管
(Organic Light-Emitting Diode,简称OLED),AMOLED能够发光是通过驱动薄膜晶体管在
饱和状态下产生驱动电流,该驱动电流驱动OLED发光。

图1为现有技术中基本的像素驱动电路的结构示意图,如图1所示,现有的基本的
像素驱动电路采用2T1C电路,该2T1C电路包括两个薄膜晶体管(开关管T0和驱动晶体管
DTFT)和1个存储电容C。由于在现有的低温多晶硅工艺制程中,显示基板上各个驱动晶体管
DTFT之间的阈值电压Vth均匀性较差,而且在使用过程中还会发生漂移,这样当栅线Gate控
制开关管T0导通以向各驱动晶体管DTFT输入相同数据电压Vdata时,由于各驱动管DTFT的
阈值电压不同产生不同的驱动电流,从而导致OLED亮度的均匀性较差。

发明内容

本发明旨在至少解决现有技术?#20889;?#22312;的技术问题之一,提出了一种像素驱动电
路、像素驱动方法和显示装置。

为实现上述目的,本发明提供了一种像素驱动电路,包括:驱动晶体管、发光器件
和阈值补偿单元;

所述驱动晶体管的控制极、第一极和第二极均与所述阈值补偿单元连接;

所述阈值补偿单元与数据线、第一电源端和发光器件的第一端连接;

所述发光器件的第二端与第二电源端连接;

所述驱动晶体管用于驱动发光器件进行像素显示;

所述阈值补偿单元用于在所述驱动晶体管驱动发光器件进行像素显示时,将控制
电压写入?#20102;?#36848;驱动晶体管的控制极,所述控制电压等于所述驱动晶体管的阈值电压与所
述数据线中的数据电压之和。

可选地,所述阈值补偿单元包括:存储电容、第一复位模块、充电模块和发光控制
模块;

所述第一复位模块与所述存储电容的第二端连接;

所述充电模块与所述数据线、所述驱动晶体管的第一极、所述驱动晶体管的第二
极和所述存储电容的第二端连接;

所述发光控制模块与所述第一电源端、所述驱动晶体管的第一极、所述驱动晶体
管的第二极和所述发光器件的第一端连接;

所述存储电容的第一端与所述第一电源端连接,所述存储电容的第二端与所述驱
动晶体管的控制极连接;

所述第一复位模块用于?#36816;?#36848;存储电容的第二端进行复位;

所述充电模块用于在所述存储电容的第二端完成复位之后,将所述存储电容的第
二端的电压充电?#20102;?#36848;控制电压;

所述发光控制模块用于在所述驱动晶体管驱动发光器件进行像素显示时,将所述
第一电源端与所述驱动晶体管的第一极导通,以及将所述驱动管的第二极与所述发光器件
的第一端导通。

可选地,所述第一复位模块包括:第一开关管;

所述第一开关管的控制极与第一信号控制线连接,所述第一开关管的第一极与第
一信号输入线,所述第一开关管的第二极与所述驱动晶体管的控制极连接,所述第一信号
输入线为栅线;

和/或,所述充电模块包括:第二开关管和第三开关管;

所述第二开关管的控制极与栅线连接,所述第二开关管的第一极与所述驱动晶体
管的第二极连接,所述第二开关管的第二极与所述驱动晶体管的控制极连接;

所述第三开关管的控制极与所述栅线连接,所述第三开关管的第一极与所述数据
线连接,所述第三开关管的第二极与所述驱动晶体管的第一极连接;

和/或,所述发光控制单元包括:第四开关管和第五开关管;

所述第四开关管的控制极与第二信号控制线连接,所述第四开关管的第一极与所
述第一电源端连接,所述第四开关管的第二极与所述驱动晶体管的第一极连接;

所述第五开关管的控制极与所述第二信号控制线连接,所述第五开关管的第一极
与所述驱动晶体管的第二极连接,所述第五开关管的第二极与所述发光器件的第一端连
接。

可选地,还包括:第二复位模块,所述第二复位模块与所述发光器件的第一端连
接;

所述第二复位模块用于?#36816;?#36848;发光器件的第一端进行复位。

可选地,所述第二复位模块包括:第六开关管;

所述第六开关管的控制极与第一信号控制线连接,所述第六开关管的第一极与第
二信号输入线连接,所述第六开关管的第二极与所述发光器件的第一端连接。

可选地,所述第二信号输入线与所述第一信号控制线为同一根信号走线。

可选地,还包括:电流去除模块,所述电流去除模块与所述驱动晶体管的控制极连
接;

所述电流去除模块用于去除所述驱动晶体管中的残余电流。

可选地,所述电流去除模块包括:第七开关管;

所述第七开关管的控制极与第三信号控制线连接,所述第七开关管的第一极与第
一电源端连接,所述第七开关管的第二极与所述驱动晶体管中的控制极连接。

为实现上述目的,本发明?#22266;?#20379;了一种显示装置,包括:如上述的像素驱动电路。

为实现上述目的,本发明?#22266;?#20379;了一种像素驱动方法,所述像素驱动方法基于像
素驱动电路,所述像素驱动电路采用上述的像素驱动电路,所述像素驱动方法包括:

所述阈值补偿单元将控制电压输出?#20102;?#36848;驱动晶体管的控制极,所述控制电压等
于所述驱动晶体管的阈值电压与数据线中的数据电压之和,所述驱动晶体管在所述控制电
压的控制下驱动发光器件进行像素显示。

本发明具有以下有益效果:

本发明提供了一种像素驱动电路、像素驱动方法和显示装置,在驱动晶体管驱动
发光器件进行像素显示时,通过阈值补偿单元将大小等于数据电压与驱动晶体管的阈值电
压之和的控制电压写入至驱动晶体管的控制极,以使得驱动晶体管所产生的驱动电流与驱
动晶体管的阈值电压无关,即?#34892;?#36991;免了驱动晶体管生成的驱动电流受到阈值电压不均匀
和漂移的影响,从而?#34892;?#25552;升显示装置中各发光器件的亮度均匀性。

附图说明

图1为现有技术中基本的像素驱动电路的结构示意图;

图2为本发明实施例一提供的一种像素驱动电路的电路示意图;

图3为本发明实施例二提供的一种像素驱动电路的电路示意图;

图4为图3所示的像素驱动电路的工作时序图;

图5为本发明实施例三提供的一种像素驱动电路的电路示意图图;

图6为图5所示的像素驱动电路的工作时序图。

具体实施方式

为使本领域的技术人?#22791;?#22909;地理解本发明的技术方案,下面结合附图对本发明提
供的像素驱动电路、像素驱动方法和显示装置进行详?#35813;?#36848;。

实施例一

图2为本发明实施例一提供的一种像素驱动电路的电路示意图,如图2所述,该像
素驱动电路包括:驱动晶体管DTFT、发光器件OLED和阈值补偿单元,其中,驱动晶体管DTFT
的控制极、第一极和第二极均与阈值补偿单元连接,阈值补偿单元与数据线Data、第一电源
端和发光器件OLED的第一端连接,发光器件OLED的第二端与第二电源端连接。驱动晶体管
DTFT用于驱动发光器件OLED进行像素显示;阈值补偿单元用于在驱动晶体管DTFT驱动发光
器件OLED进行像素显示时,将控制电压写入至驱动晶体管DTFT的控制极,控制电压等于驱
动晶体管DTFT的阈值电压与数据线Data中的数据电压之和。

在本发明中,该发光器件为电流驱动型的发光器件,例如,发光二极管(Light
Emitting Diode,简称LED)、OLED。本实施例中以发光器件为OLED为例进行说明。

此外,本实施例中的第一电源端用于提供高电平电压,第二电源端用于提供低电
平电压。

本发明的技术方案通过在驱动晶体管DTFT驱动发光器件OLED进行发光过程中,将
大小等于驱动晶体管DTFT的阈值电压与数据线Data中的数据电压之和的控制电压写入至
驱动晶体管DTFT的控制极,以使得驱动晶体管DTFT所产生的驱动电流与驱动晶体管DTFT的
阈值电压无关,从而消除了驱动晶体管DTFT的阈值电压对生成的驱动电流的影响,进而有
效提升显示装置中各发光器件OLED的亮度均匀性。

在本实施例中,具体地,该阈值补偿单元包括:存储电容C1、第一复位模块1、充电
模块2和发光控制模块3,其中,第一复位模块1与存储电容C1的第二端连接,充电模块2与数
据线Data、驱动晶体管DTFT的第一极、驱动晶体管DTFT的第二极和存储电容C1的第二端连
接,发光控制模块3与第一电源端、驱动晶体管DTFT的第一极、驱动晶体管DTFT的第二极和
发光器件OLED的第一端连接,存储电容C1的第一端与第一电源端连接,存储电容C1的第二
端与驱动晶体管DTFT的控制极连接。第一复位模块1用于?#28304;?#20648;电容C1的第二端进行复位;
充电模块2用于在存储电容C1的第二端完成复位之后,将存储电容C1的第二端的电压充电
至控制电压;发光控制模块3用于在驱动晶体管DTFT驱动发光器件OLED进行像素显示时,将
第一电源端与驱动晶体管DTFT的第一极导通,以及将驱动管的第二极与发光器件OLED的第
一端导通。

需要说明的是,在本发明中的第一电源端用于在驱动发光器件OLED进行像素显示
时提供工作电压以及维持存储电容C1第一端的电压处于一个固定值。第二电源端用于提供
接地电压。

通过存储电容C1、第一复位模块1、充电模块2和发光控制模块3可实现将控制电压
写入至驱动晶体管DTFT的控制极。

本发明实施例一提供了一种像素驱动电路,在驱动晶体管驱动发光器件进行像素
显示时,通过阈值补偿单元将大小等于数据电压与驱动晶体管的阈值电压之和的控制电压
写入至驱动晶体管的控制极,以使得驱动晶体管所产生的驱动电流与驱动晶体管的阈值电
压无关,即?#34892;?#36991;免了驱动晶体管生成的驱动电流受到阈值电压不均匀和漂移的影响,从
而?#34892;?#25552;升显示装置中各发光器件的亮度均匀性。

实施例二

图3为本发明实施例二提供的一种像素驱动电路的电路示意图,如图3所示,该像
素驱动为基于图2所示像素驱动电路的具体化,其中,可选地,第一复位模块1包括:第一开
关管T1,第一开关管T1的控制极与第一信号控制线Scan1连接,第一开关管T1的第一极与第
一信号输入线Input1,第一开关管T1的第二极与驱动晶体管DTFT的控制极连接。

可选地,充电模块2包括:第二开关管T2和第三开关管T3;第二开关管T2的控制极
与栅线Gate连接,第二开关管T2的第一极与驱动晶体管DTFT的第二极连接,第二开关管T2
的第二极与驱动晶体管DTFT的控制极连接;第三开关管T3的控制极与栅线Gate连接,第三
开关管T3的第一极与数据线Data连接,第三开关管T3的第二极与驱动晶体管DTFT的第一极
连接。

可选地,发光控制单元包括:第四开关管T4和第五开关管T5;第四开关管T4的控制
极与第二信号控制线Scan2连接,第四开关管T4的第一极与第一电源端连接,第四开关管T4
的第二极与驱动晶体管DTFT的第一极连接;第五开关管T5的控制极与第二信号控制线
Scan2连接,第五开关管T5的第一极与驱动晶体管DTFT的第二极连接,第五开关管T5的第二
极与发光器件OLED的第一端连接。

优选地,第一信号输入线Input1为栅线Gate,此时无需在像素驱动电路中额外设
置第一信号输入线Input1和相应的输入信号,从而能?#34892;?#30340;减少像素驱动电路?#34892;?#21495;线和
信号的种类,?#26723;?#23545;控制信号芯片的需求。

可选地,该像素驱动电路还包括:第二复位模块4,第二复位模块4与发光器件OLED
的第一端连接;第二复位模块4用于对发光器件OLED的第一端进行复位。进一步可选地,第
二复位模块4包括:第六开关管T6,第六开关管T6的控制极与第一信号控制线Scan1连接,第
六开关管T6的第一极与第二信号输入线Input2连接,第六开关管T6的第二极与发光器件
OLED的第一端连接。

优选地,第二信号输入线Input2连接与第一信号控制线Scan1为同一根信号走线。
此时,无需像素驱动电路中额外设置第二信号输入线Input2和相应的输入信号,从而能有
效的减少像素驱动电路?#34892;?#21495;线和信号的种类,?#26723;?#23545;控制信号芯片的需求。

在本实施例中,在本实施例中的驱动晶体管DTFT、第一开关管T1、第二开关管T2、
第三开关管T3、第四开关管T4、第五开关管T5、第六开关管T6分别独立选自多晶硅薄膜晶体
管、非晶硅薄膜晶体管、氧化物薄膜晶体管以及有机薄膜晶体管中的一种。在本实施例中涉
及到的“控制极?#26412;?#20307;是指晶体管的栅极,“第一极”和“第二极”中的一者是指晶体管的源
极,另一者是指晶体管的漏极。

本实施例中,优选地,像素驱动电路中的所有晶体管均为P型薄膜晶体管,此时可
采用的相同的制备工艺以同时制备出上述晶体管,从而可缩短像素驱动电路的生产周期。

需要说明的是,上述像素驱动电路中的所有晶体管均为P型薄膜晶体管的情况,仅
为本实施例的一种优选方案,这并不会对本申请的技术方案产生限制。

下面将结合附图,以像素驱动电路中的所有晶体管均为P型薄膜晶体管、第一信号
输入线Input1为栅线Gate、第二信号输入线Input2连接与第一信号控制线Scan1为同一信
号走线的情况为例,对本实施例提供的像素驱动电路的工作过程进行详细说明。

其中,第一电源端提供工作电压Vdd,第二电源端用于提供接地电压Vss,栅线Gate
中输入的高电平信号所对应的电压为Vgate_H,栅线Gate中输入的低电平信号所对应的电
压为Vgate_L,数据线Data中提供数据电压Vdata,驱动晶体管DTFT的阈值电压为Vth。

图4为图3所示的像素驱动电路的工作时序图,如图4所示,该像素驱动电路的工作
过程包括四个阶段:第一阶段~第四阶段,第一阶段~第四阶段对应一个驱动周期。

第一阶段,第一信号控制线Scan1输入低电平信号,第二信号控制线Scan2输入高
电平信号,栅线Gate输入高电平信号。此时,第一开关管T1和第六开关管T6均导通,第二开
关管T2、第三开关管T3、第四开关管T4和第五开关管T5均截止。

由于第一开关管T1导通,则第一信号输入线Input1(栅线Gate)输入的高电平信号
通过第一开关管T1写入至存储电容C1的第二端,以?#28304;?#20648;电容C1的第二端进行复位,同时
也完成对驱动晶体管DTFT的控制极的复位,此时第一节点N1处的电压为Vgate_H。

由于第六开关管导通,则第二信号输入线Input2(第一信号控制线Scan1)输入的
低电平信号写入至发光器件OLED的第一端,以对至发光器件OLED的第一端进行复位。

第二阶段,第一信号控制线Scan1输入低电平信号,第二信号控制线Scan2输入高
电平信号,栅线Gate输入低电平信号。此时,第一开关管T1、第二开关管T2、第三开关管T3和
第六开关管T6均导通,第四开关管T4和第五开关管T5均截止。

由于第三开关管T3导通,则数据线Data中的数据电压通过第三开关管T3写入至第
二节点N2,第二节点N2处的电压为Vdata。又由于第一开关管T1导通,且栅线Gate输入的信
号变为低电平信号,则此时第一节点N1处的电压变为Vgate_L。与此同时,第二开关管T2导
通,则第一节点N1通过第二开关管T2对第三节点N3进行充电,第三节点N3处的电压为
Vgate_L。

需要说明的是,由于驱动晶体管DTFT的控制极的电压(即第一节点N1处的电压)为
低电平电压(大小等于Vgate_L),则驱动晶体管DTFT导通,且输出有相应的电流。然而,由于
第五开关管T5截止,则该电流不会经过发光器件OLED,发光器件OLED不发光。

第三阶段,第一信号控制线Scan1输入高电平信号,第二信号控制线Scan2输入高
电平信号,栅线Gate输入低电平信号。此时,第二开关管T2和第三开关管T3均导通,第一开
关管T1、第四开关管T4、第五开关管T5和第六开关管T6均截止。

由于第三开关管T3导通,则第二节点N2处电压维持为Vdata。又由于驱动晶体管
DTFT均导通,则第二节点N2通过驱动晶体管DTFT对第三节点N3进行充电,第三节点N3的电
压逐渐上升,与此同时,由于第二开关管T2导通,则第一节点N1的电压随着第三节点N3的电
压同步上升,直至第一节点N1处的电压上升至Vdata+Vth,即控制电压,此时,驱动晶体管
DTFT的栅源电压Vgs为Vth,驱动晶体管DTFT截止,充电结束。

第四阶段,第一信号控制线Scan1输入高电平信号,第二信号控制线Scan2输入低
电平信号,栅线Gate输入高电平信号。此时,第四开关管T4和第五开关管T5均导通,第一开
关管T1、第二开关管T2、第三开关管T3和第六开关管T6均截止。

由于第四开关管T4T4导通,则第一电源端提供的工作电压Vdd通过第四开关管
T4T4写入至第二节点N2,第二节点N2处的电压为Vdd,驱动晶体管DTFT的栅源电压Vgs等于
Vdata+Vth-Vdd,由于数据电压Vdata是小于工作电压Vdd,则Vdata+Vth-Vdd必然小于Vth,
即驱动晶体管DTFT的栅源电压Vgs小于阈值电压,此时驱动晶体管DTFT再次导通。根据驱动
晶体管DTFT的饱和驱动电流公式可得:

I=K*(Vgs-Vth)2

=K*(Vdata+Vth-Vdd-Vth)2

=K*(Vdata-Vdd)2

其中,K为一个常量(由驱动晶体管DTFT的属?#36816;?#20915;定)。通过上式可知,驱动晶体
管DTFT的驱动电流与第一电源端提供的工作电压Vdd和数据电压Vdata相关,而与驱动晶体
管DTFT的阈值电压无关。

在本实施例二提供的像素驱动电路中,在驱动晶体管驱动发光器件进行像素显示
时,由于驱动晶体管的驱动电流与驱动晶体管的阈值电压无关,因而可避免流过发光器件
的驱动电流受到阈值电压不均匀和漂移的影响,从而?#34892;?#30340;提高了显示装置中流过各发光
器件的驱动电流的均匀性。

实施例三

图5为本发明实施例三提供的一种像素驱动电路的电路示意图,如图5所示,与上
述实施例二提供的像素驱动电路不同的是,本实施例提供的像素驱动电路还包括:电流去
除模块5,电流去除模块5与驱动晶体管DTFT的控制极连接;电流去除模块5用于去除驱动晶
体管DTFT中的残余电流。

本领域技术人员公知的是,在像素驱动电路驱动发光器件OLED发光过程中,在前
一驱动周期结束后,驱动晶体管DTFT内会存在残余电流,该残余电流会导致在当前驱动周
期中驱动晶体管DTFT产生滞后效应,即驱动晶体管DTFT响应速度变慢。此时,会造成残像等
显示问题,?#26723;?#26174;示画面的质量。

为解决上述技术问题,在本实施例中通过在像素驱动电路中设置电流去除模块5,
以在前一驱动周期结束后去除驱动晶体管DTFT内的残余电流,从而能?#34892;?#25552;升驱动晶体管
DTFT在当前驱动周期内的响应速度,进而能?#34892;?#36991;免残像出现,提升了显示画面的质量。

可选地,电流去除模块5包括:第七开关管T7;第七开关管T7的控制极与第三信号
控制线Scan3连接,第七开关管T1的第一极与第一电源端连接,第七开关管T1的第二极与驱
动晶体管DTFT中的控制极连接。

下面将结合附图,以像素驱动电路中的所有晶体管均为P型薄膜晶体管情况为例,
对本实施例提供的像素驱动电路的工作过程进行详细说明。

其中,第一电源端提供工作电压Vdd,第二电源端用于提供接地电压Vss,数据线
Data中提供数据电压Vdata,驱动晶体管DTFT的阈值电压为Vth,第一信号输入线Input1和
第二信号输入线Input2均输入有初始电压信号(低电平信号),初始电压信号为恒压信号且
对应的电压为Vinit。

图6为图5所示的像素驱动电路的工作时序图,如图6所示,该像素驱动电路的工作
过程包括四个阶段:第一阶段~第四阶段,第一阶段~第四阶段对应一个驱动周期。

第一阶段,第一信号控制线Scan1输入高电平信号,第二信号控制线Scan2输入低
电平信号,第三信号控制线Scan3输入低电平信号,栅线Gate输入高电平信号。此时,第四开
关管T4、第五开关管T5和第七开关管均导通,第一开关管T1、第二开关管T2、第三开关管T3
和第六开关管T6均截止。

由于第七开关管T7导通,则第一电源端提供的工作电压Vdd通过第七开关管T7写
入至第一节点N1,第二节点N1处的电压为Vdd,驱动晶体管DTFT截止。

在该阶段中,在上一驱动周期结束后残留于驱动晶体管DTFT内的残余电流可通过
第七开关管得到释放,从而能?#34892;?#20445;证驱动晶体管DTFT在当前驱动周期的响应速度。

第二阶段,第一信号控制线Scan1输入低电平信号,第二信号控制线Scan2输入高
电平信号,第三信号控制线Scan3输入高电平信号,栅线Gate输入高电平信号。此时,第一开
关管T1和第六开关管T6均导通,第二开关管T2、第三开关管T3、第四开关管T4、第五开关管
T5和第七开关管T7均截止。

由于第一开关管T1导通,则第一信号输入线Input1输入的初始电压信号通过第一
开关管T1写入至存储电容C1的第二端,以?#28304;?#20648;电容C1的第二端进行复位,同?#24065;?#23436;成对
驱动晶体管DTFT的控制极的复位,此时第一节点N1处的电压为Vinit。

由于第六开关管导通,则第二信号输入线Input2输入的初始电压信号写入至发光
器件OLED的第一端,以对至发光器件OLED的第一端进行复位。

第三阶段,第一信号控制线Scan1输入高电平信号,第二信号控制线Scan2输入高
电平信号,第三信号控制线Scan3输入高电平信号,栅线Gate输入低电平信号。此时,第二开
关管T2和第三开关管T3均导通,第一开关管T1、第四开关管T4、第五开关管T5和第六开关管
T6均截止。

由于第三开关管T3导通,则数据线Data中的数据电压通过第三开关管T3写入至第
二节点N2,第二节点N2处的电压为Vdata。又由于第二晶体管导通,则第一节点N1和第三节
点N3处的电压均为Vinit。

由于驱动晶体管DTFT的控制极的电压(即第一节点N1处的电压)为低电平电压(大
小等于Vinit),则驱动晶体管DTFT导通,第二节点N2通过驱动晶体管DTFT对第三节点N3进
行充电,第三节点N3的电压逐渐上升。与此同时,第一节点N1的电压随着第三节点N3的电压
同步上升,直至第一节点N1处的电压上升至Vdata+Vth,即控制电压,此时,驱动晶体管DTFT
的栅源电压Vgs等于Vth,驱动晶体管DTFT截止,充电结束。

需要说明的是,虽然在驱动晶体管DTFT处于导通状态时输出有相应的电流,但是
由于第五开关管T5截止,则该电流不会经过发光器件OLED,发光器件OLED不发光。

第四阶段,第一信号控制线Scan1输入高电平信号,第二信号控制线Scan2输入低
电平信号,第三信号控制线Scan3输入高电平信号,栅线Gate输入高电平信号。此时,第四开
关管T4和第五开关管T5均导通,第一开关管T1、第二开关管T2、第三开关管T3、第六开关管
T6和第七开关管T7均截止。

由于第四开关管T4T4导通,则第一电源端提供的工作电压Vdd通过第四开关管
T4T4写入至第二节点N2,第二节点N2处的电压为Vdd,驱动晶体管DTFT的栅源电压Vgs等于
Vdata+Vth-Vdd,由于数据电压Vdata小于工作电压Vdd,则Vdata+Vth-Vdd必然小于Vth,即
驱动晶体管DTFT的栅源电压Vgs小于阈值电压,此时驱动晶体管DTFT再次导通。根据驱动晶
体管DTFT的饱和驱动电流公式可得:

I=K*(Vgs-Vth)2

=K*(Vdata+Vth-Vdd-Vth)2

=K*(Vdata-Vdd)2

其中,K为一个常量(由驱动晶体管DTFT的属?#36816;?#20915;定)。通过上式可知,驱动晶体
管DTFT的驱动电流与第一电源端提供的工作电压Vdd和数据电压Vdata相关,而与驱动晶体
管DTFT的阈值电压无关。

在本实施例三提供的像素驱动电路中,在驱动晶体管驱动发光器件进行像素显示
时,由于驱动晶体管的驱动电流与驱动晶体管的阈值电压无关,因而可避免流过发光器件
的驱动电流受到阈值电压不均匀和漂移的影响,从而?#34892;?#30340;提高了显示装置中流过各发光
器件的驱动电流的均匀性。此外,电流去除模块的设置,能?#34892;?#25552;升驱动晶体管在当前驱动
周期内的响应速度,进而能?#34892;?#36991;免残像出现,提升了显示画面的质量。

实施例四

本发明实施例四提供的一种像素驱动方法,该像素驱动方法基于像素驱动电路,
该像素驱动电路采用上述实施例一~实施例三中任一提供的像素驱动电路,该像素驱动方
法包括:

步骤S1、阈值补偿单元将控制电压输出至驱动晶体管的控制极,控制电压等于驱
动晶体管的阈值电压与数据线中的数据电压之和,驱动晶体管在控制电压的控制下驱动发
光器件进行像素显示。

对于步骤S1的具体描述可参见前述实施例一到实施例三中的相应内容,此处不再
赘述。

实施例五

本发明实施例五提供了一种显示装置,该显示装置包括:像素驱动电路,该像素驱
动电路采用上述实施例一~实施例三中任一提供的像素驱动电路,具体描述可参见上述实
施例一~实施例三中的内容,此处不再赘述。

可以理解的是,以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施
方式,然而本发明并不局限于此。对于本领域内的普通技术人员而言,在不脱离本发明的精
神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本发明的保护?#27573;А?br />

关于本文
本文标题:像素驱动电路、像素驱动方法和显示装置.pdf
链接地址:http://www.pqiex.tw/p-6079775.html
关于我们 - 网站声明 - 网?#38236;?#22270; - 资源地图 - 友情链接 - 网站客服 - 联系我们

[email protected] 2017-2018 zhuanlichaxun.net网站版权所有
经营许可证编号:粤ICP备17046363号-1 
 


收起
展开
平码五不中公式规律 沉淀学习赚钱 手机电玩老虎机漏洞 金博棋牌下载 百搭777老虎机 真人街机金蟾捕鱼 扑克21点手机版官方下载 金吊桶论坛马会 会赚钱的人看什么书 河北省快3一定牛 北京时时软件