平码五不中公式规律
  • / 15
  • 下载费用:30 金币  

栅极驱动单元和包括该栅极驱动单元的显示装置.pdf

关 键 ?#21097;?/dt>
栅极 驱动 单元 包括 显示装置
  专利查询网所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
摘要
申请专利号:

CN201610638714.4

申请日:

2016.08.05

公开号:

CN106683606A

公开日:

2017.05.17

当前法律状态:

实审

?#34892;?#24615;:

审中

法?#19978;?#24773;: 实质审查的生效IPC(主分类):G09G 3/20申请日:20160805|||公开
IPC分类号: G09G3/20; G09G3/3266(2016.01)I; G09G3/36 主分类号: G09G3/20
申请人: 乐金显示有限公司
发明人: ?#26377;?#38224;; 梁基荣
地址: 韩国首尔
优?#28909;ǎ?/td> 2015.08.13 KR 10-2015-0114735
专利代理机构: 北京律诚同业知识产权代理有限公司 11006 代理人: 徐金国;钟强
PDF完整版下载: PDF下载
法律状态
申请(专利)号:

CN201610638714.4

授权公告号:

|||

法律状态公告日:

2017.06.09|||2017.05.17

法律状态类型:

实质审查的生效|||公开

摘要

一种栅极驱动单元包括:第一级至第n级,所述第一级至第n级根据起始信号顺序地分别输出第一栅极脉冲至第n栅极脉冲,其中n是大于2的整数;和虚拟级,所述虚拟级接收所述第n栅极脉冲,对第(n+1)Q节点进行充电并输出与时钟信号同步的虚拟脉冲,所述虚拟级接收复位信号并使所述第(n+1)Q节点放电,其中所述第一级至第n级接收所述复位信号并分别对第一QB节点至第n??QB节点进行充电。

权利要求书

1.一种栅极驱动单元,包括:
第一级至第n级,所述第一级至第n级根据起始信号和从前一级输出的栅极脉冲顺序地
分别输出第一栅极脉冲至第n栅极脉冲,其中n是大于2的整数;和
虚拟级,所述虚拟级接收所述第n栅极脉冲,对第(n+1)Q节点进行充电并输出与时钟信
号同步的虚拟脉冲,并且所述虚拟级接收复位信号并使所述第(n+1)Q节点放电,
其中所述第一级至第n级接收所述复位信号,并分别对第一QB节点至第n QB节点进行
充电。
2.根据权利要求1所述的栅极驱动单元,其中所述虚拟级接收所述起始信号并对第(n+
1)QB节点进行充电。
3.根据权利要求2所述的栅极驱动单元,其中所述第n级接收第(n-1)级的栅极脉冲,并
对第n Q节点进行充电,并且所述第n级接收所述虚拟脉冲并使所述第n Q节点放电。
4.根据权利要求3所述的栅极驱动单元,其中所述虚拟级包括:
对所述第(n+1)Q节点进行充电和放电的第一充电和放电部;
对所述第(n+1)QB节点进行充电和放电的第二充电和放电部;
输出所述虚拟脉冲的上拉晶体管;和
输出低电平电压的下拉晶体管。
5.根据权利要求4所述的栅极驱动单元,其中所述第一充电和放电部包括:
第一晶体管,所述第一晶体管包括连接至第n栅极脉冲输出端子的栅极电极、连接至高
电平电压端子的第一电极和连接至所述第(n+1)Q节点的第二电极;
第二晶体管,所述第二晶体管包括连接至复位信号线的栅极电极、连接至所述第(n+1)
Q节点的第一电极和连接至低电平电压端子的第二电极;和
第三晶体管,所述第三晶体管包括连接至所述第(n+1)QB节点的栅极电极、连接至所述
第(n+1)Q节点的第一电极和连接至所述低电平电压端子的第二电极。
6.根据权利要求5所述的栅极驱动单元,其中所述第二充电和放电部包括:
第四晶体管,所述第四晶体管包括连接至所述第(n+1)Q节点的栅极电极、连接至所述
第(n+1)QB节点的第一电极和连接至所述低电平电压端子的第二电极;和
第五晶体管,所述第五晶体管包括连接至起始信号线的栅极电极、连接至所述高电平
电压端子的第一电极和连接至所述第(n+1)QB节点的第二电极。
7.根据权利要求6所述的栅极驱动单元,其中所述上拉晶体管包括连接至所述第(n+1)
Q节点Q(n+1)的栅极电极、连接至时钟信号线的第一电极和连接至虚拟脉冲输出端子的第
二电极,并且其中所述下拉晶体管包括连接至所述第(n+1)QB节点的栅极电极、连接至所述
虚拟脉冲输出端子的第一电极和连接至所述低电平电压端子的第二电极。
8.一种显示装置,包括:
显示面板,所述显示面板包括彼?#31169;?#21449;的栅极线和数据线;
数据驱动单元,所述数据驱动单元连接至所述数据线;
栅极驱动单元,所述栅极驱动单元连接至所述栅极线并且包括第一级至第n级和虚拟
级,其中所述第一级至第n级根据起始信号和从前一级输出的栅极脉冲顺序地分别输出第
一栅极脉冲至第n栅极脉冲,其中n是大于2的整数,其中所述虚拟级接收所述第n栅极脉冲,
对第(n+1)Q节点进行充电,并输出与时钟信号同步的虚拟脉冲,并且所述虚拟级接收复位
信号,并使所述第(n+1)Q节点放电,并且其中所述第一级至第n级接收所述复位信号,并分
别对第一QB节点至第n QB节点进行充电;和
时序控制器,所述时序控制器控制所述数据驱动单元和所述栅极驱动单元。
9.根据权利要求8所述的显示装置,其中所述虚拟级接收所述起始信号,并对第(n+1)
QB节点进行充电。
10.根据权利要求9所述的显示装置,其中所述第n级接收第(n-1)级的栅极脉冲,并对
第n Q节点进行充电,并且所述第n级接收所述虚拟脉冲并使所述第n Q节点放电。
11.根据权利要求10所述的显示装置,其中所述虚拟级包括:
对所述第(n+1)Q节点进行充电和放电的第一充电和放电部;
对所述第(n+1)QB节点进行充电和放电的第二充电和放电部;
输出所述虚拟脉冲的上拉晶体管;和
输出低电平电压的下拉晶体管。

说明书

栅极驱动单元和包括该栅极驱动单元的显示装置

相关申请的交叉引用

本申请要求享有于2015年8月13日在韩国提交的韩国专利申请第10-2015-
0114735号的优?#28909;ǎ?#36890;过引用将上述专利申请作为一个整体结?#26174;?#27492;。

技术领域

本公开内容涉及栅极驱动单元和包括该栅极驱动单元的显示装置,且更具体地
说,涉及?#20048;?#23545;虚拟级的节点进行充电的能力下降的栅极驱动单元和包括该栅极驱动单元
的显示装置。

背景技术

随着信息技术的快速发展,需要各种类型的用于显示图像的显示装置。近来,诸如
液晶显示(LCD)装置、等离体子显示面板(PDP)装置和有机发光二极管显示(OLED)装置之类
的平板显示(FPD)装置已经得到广泛发展并被应用于各种领域。

这些显示装置包括用于驱动这些显示装置的驱动器。所述驱动器包括用于顺序地
向栅极线提供栅极脉冲的栅极驱动单元和用于向数据线提供视频信号(即数据电压)的数
据驱动单元。

具体地,所述栅极驱动单元包括顺序地产生栅极脉冲的多个级。

图1是示出根据?#38047;?#25216;术的栅极驱动单元的各个级的视图。图2是示出输入到图1
的虚拟级的输入信号、虚拟级的第(n+1)Q节点电压、虚拟级的第(n+1)QB节点电压和从虚拟
级输出的虚拟脉冲的时序图。

在图1和图2中,根据?#38047;?#25216;术的栅极驱动单元包括第一级至第n级(n为大于2的整
数)和虚拟级。第一级至第n级根据起始信号Vst和从前一级输出的栅极脉冲顺序地分别输
出第一栅极脉冲Vout1至第n栅极脉冲Vout(n)。虚拟级接收第n栅极脉冲Vout(n)并输出虚
拟脉冲Vout(n+1)。

更具体地说,第一级接收起始信号Vst并根据输入到第一级的时钟信号Clk输出第
一栅极脉冲Vout1。此时,从第一级输出的第一栅极脉冲Vout1被输入到下一级,由此启动下
一级。

接下来,第n级接收从前一级输出的栅极脉冲并根据输入到第n级的时钟信号Clk
输出第n栅极脉冲Vout(n)。此时,从第n级输出的第n栅极脉冲Vout(n)被输入到前一级,由
此复位前一级,并且所述第n栅极脉冲Vout(n)被输入到虚拟级,由此启动虚拟级。

接下来,虚拟级接收从第n级输出的第n栅极脉冲Vout(n)并根据输入到虚拟级的
时钟信号Clk输出虚拟脉冲Vout(n+1)。此时,从虚拟级输出的虚拟脉冲Vout(n+1)被输入到
第n级,由此复位第n级。

此外,虚拟级被输入到虚拟级的起始信号Vst复位。

同时,每一帧结束时,第一级至第n级和虚拟级接收复位信号Rst以为下一帧做准
备。

在一帧期间,如上所述,复位信号Rst、起始信号Vst和时钟信号Clk被输入到栅极
驱动单元。更具体地说,用于使前一帧复位的复位信号Rst首先被输入,随后用于启动当前
帧的起始信号Vst在当前帧期间被输入。此外,时钟信号Clk以预定的间隔被周期性地输入。

此时,在起始信号Vst被输入之后,当前帧的第一时钟信号Clk被输入。

以下将描述从虚拟级输出虚拟脉冲Vout(n+1)的过程。

从第n级输出的第n栅极脉冲Vout(n)被输入到虚拟级,由此虚拟级的第(n+1)Q节
点Q(n+1)被充电至具有高电平电压Vdd。由于第(n+1)Q节点Q(n+1)的高电平电压Vdd,虚拟
级根据时钟信号Clk输出虚拟脉冲Vout(n+1)。

在此期间,包括在虚拟级中的晶体管的阈值电压与正偏置应力(positive bias
stress)PBTS的累积量成比例地朝着(+)方向移动或与负偏置应力(negative bias
stress)NBTS的累积量成比例地朝着(-)方向移动。

特别地,正偏置应力PBTS在被第(n+1)QB节点QB(n+1)的电压导通的晶体管的栅极
电极处累积。正偏置应力PBTS随着驱动时间的推移而成比例地增加,相应的晶体管由此劣
化。

由于被第(n+1)QB节点QB(n+1)的电压导通的晶体管因正偏置应力PBTS而劣化,因
此对已充电的第(n+1)Q节点Q(n+1)的放电能力下降,并且对第(n+1)QB节点QB(n+1)的充电
能力下降。

也就是说,虚拟级的已充电的第(n+1)Q节点Q(n+1)被起始信号Vst放电,而第(n+
1)QB节点QB(n+1)被在比起始信号Vst前的复位信号Rst充电。由于已充电的第(n+1)Q节点Q
(n+1)没有完全地放电,因?#31169;档?#20102;对第(n+1)QB节点QB(n+1)的充电能力。

因此,由于第(n+1)QB节点QB(n+1)未被充分地充电,因?#23435;?#34987;充分充电的第(n+1)
Q节点Q(n+1)很容易放电。?#24065;?#20805;电的第(n+1)Q节点Q(n+1)放电时,第(n+1)Q节点Q(n+1)根
据时钟信号Clk而被再充电。

此外,由于再充电的第(n+1)Q节点Q(n+1)的电压导致再次输出虚拟脉冲Vout(n+
1)。

结果,每一帧期间从虚拟级输出虚拟脉冲Vout(n+1)两次。第n级被两次输出的虚
拟脉冲Vout(n+1)复位两次,这就导致了使显示装置的图像质量下降的问题。

发明内容

因此,本发明涉及一种基本上克服了由于?#38047;?#25216;术的限制和缺点而导致的一个或
多个问题的栅极驱动单元和包括该栅极驱动单元的显示装置。

本发明的目的是提供一种即使晶体管因正偏置应力而劣化,也可?#20048;?#23545;虚拟级的
节点进行充电的能力下降的栅极驱动单元和包括该栅极驱动单元的显示装置。

本发明的其它特征和优点一部分将在下面的描述中列出,这些特征和优点的另一
部分根据这些描述将是显而?#20934;?#30340;,或可以通过对本发明的实施而获悉。本发明的目的和
其它优点可以通过说明书、权利要求书以及附图中具体指出的构造?#35789;?#29616;和获得。

为了获得这些和其他优点并根据本发明的目的,如在?#21496;?#20307;和概括描述的,提供
一种栅极驱动单元,所述栅极驱动单元包括:第一级至第n级,所述第一级至第n级根据起始
信号顺序地分别输出第一栅极脉冲至第n栅极脉冲,其中n是大于2的整数;和虚拟级,所述
虚拟级接收所述第n栅极脉冲,对第(n+1)Q节点进行充电并输出与时钟信号同步的虚拟脉
冲,所述虚拟级接收复位信号并使所述第(n+1)Q节点放电,其中所述第一级至第n级接收所
述复位信号并分别对第一QB节点至第n QB节点进行充电。

另一方面,提供一种显示装置,所述显示装置包括:显示面板,所述显示面板包括
彼?#31169;?#21449;的栅极线和数据线;数据驱动单元,所述数据驱动单元连接至所述数据线;栅极驱
动单元,所述栅极驱动单元连接至所述栅极线并且包括第一级至第n级和虚拟级,其中所述
第一级至第n级根据起始信号顺序地分别输出第一栅极脉冲至第n栅极脉冲,其中n是大于2
的整数,其中所述虚拟级接收所述第n栅极脉冲,对第(n+1)Q节点进行充电并输出与时钟信
号同步的虚拟脉冲,并且所述虚拟级接收复位信号并使所述第(n+1)Q节点放电,并且其中
所述第一级至第n级接收所述复位信号并分别对第一QB节点至第n QB节点进行充电;和时
序控制器,所述时序控制器控制所述数据驱动单元和所述栅极驱动单元。

应该理解的是,对本发明进行的前面的概括描述和下面的详?#35813;?#36848;都是示例性和
解释性的,意在提供对要求保护的本发明的进一步说明。

附图说明

被包括来给本发明提供进一步理解并结?#26174;?#26412;申请文件中组成本申请文件一部
分的附图图解了本发明的实施方式,并与说明书一起用于解释本发明的原理。在附图中:

图1是示出根据?#38047;?#25216;术的栅极驱动单元的级的视图;

图2是示出输入到图1的虚拟级的输入信号、虚拟级的第(n+1)Q节点电压、虚拟级
的第(n+1)QB节点电压和从虚拟级输出的虚拟脉冲的时序图;

图3是示出根据本发明的实施方式的栅极驱动单元的级的视图;

图4是图3的栅极驱动单元的虚拟级的电路图;

图5是示出输入到图4的虚拟级的输入信号、虚拟级的第(n+1)Q节点电压、虚拟级
的第(n+1)QB节点电压和从虚拟级输出的虚拟脉冲的时序图;和

图6是图解根据本发明的实施方式的显示装置的视图。

具体实施方式

现在将详?#35813;?#36848;本公开内容的实施方式,在附图中示出了该实施方式的一个实
例。

图3是示出根据本发明的实施方式的栅极驱动单元的级的视图。图4是图3的栅极
驱动单元的虚拟级的电路图。图5是示出输入到图4的虚拟级的输入信号、虚拟级的第(n+1)
Q节点电压、虚拟级的第(n+1)QB节点电压和从虚拟级输出的虚拟脉冲的时序图。

在图3、图4和图5中,根据本发明的实施方式的栅极驱动单元包括第一级至第n级
(n为大于2的整数)和虚拟级。

此时,第一级至第n级根据起始信号Vst和从前一级输出的栅极脉冲顺序地分别输
出第一栅极脉冲Vout1至第n栅极脉冲Vout(n)。所述虚拟级接收第n栅极脉冲Vout(n),对第
(n+1)Q节点Q(n+1)进行充电,并输出与时钟信号Clk同步的虚拟脉冲Vout(n+1)。所述虚拟
级接收复位信号Rst并使所述第(n+1)Q节点Q(n+1)放电。

此外,所述第n级接收前一级(即第(n-1)级)的栅极脉冲,并对第n Q节点Q(n)进行
充电。所述第n级接收虚拟脉冲Vout(n+1)并使所述第n Q节点Q(n)放电。

此外,所述第一级至第n级接收所述复位信号Rst并分别对第一QB节点QB1至第n
QB节点QB(n)进行充电。所述虚拟级接收起始信号Vst并对第(n+1)QB节点QB(n+1)进行充
电。

因此,虚拟级接收复位信号Rst并使已充电的第(n+1)Q节点Q(n+1)放电。接着,虚
拟级根据在复位信号Rst被输出之后顺序地输出的起始信号Vst对第(n+1)QB节点QB(n+1)
进行充电。因此,第(n+1)Q节点Q(n+1)的放电时段不与第(n+1)QB节点QB(n+1)的充电时段
重叠。

也就是说,当第(n+1)QB节点QB(n+1)被充电时,第(n+1)QB节点QB(n+1)不受未完
全放电的第(n+1)Q节点Q(n+1)的电压的影响。因此,第(n+1)QB节点QB(n+1)被充分地充电
至具有足够的电压。

以下将参照图3描述从这些级输出栅极脉冲和虚拟脉冲的过程。

在此,由于在第一级之前没有前一级且第一级不能从前一级接收栅极脉冲,因此
第一级接收起始信号Vst而启动。

首先,起始信号Vst被输出到第一级,并且第一级根据输入到第一级的时钟信号
Clk输出第一栅极脉冲Vout1。

此时,第一栅极脉冲Vout1被输入到下一级,即第二级,由此启动下一级。

接下来,第n级接收从前一级输出的栅极脉冲并根据输入到第n级的时钟信号Clk
输出第n栅极脉冲Vout(n)。

此时,第n栅极脉冲Vout(n)被输入到前一级,由此使前一级复位,并且第n栅极脉
冲Vout(n)被输入到虚拟级,由此启动虚拟级。

接下来,虚拟级接收从第n级输出的第n栅极脉冲Vout(n)并根据输入到虚拟级的
时钟信号Clk输出虚拟脉冲Vout(n+1)。

此时,虚拟脉冲Vout(n+1)被输入到第n级,由此使第n级复位。

同时,由于在虚拟级之后没有下一级,因此虚拟级被输入到虚拟级的复位信号Rst
复位。

此外,每一帧结束时,第一级至第n级接收复位信号Rst并且虚拟级接收起始信号
Vst以为下一帧做准备。

在图4中,根据本发明的实施方式的栅极驱动单元的虚拟级包括第一充电和放电
部、第二充电和放电部、上拉晶体管T6和下拉晶体管T7。第一充电和放电部对第(n+1)Q节点
Q(n+1)进行充电和放电。第二充电和放电部对第(n+1)QB节点QB(n+1)进行充电和放电。上
拉晶体管T6输出虚拟脉冲Vout(n+1),并且下拉晶体管T7输出低电平电压Vss。

详细来说,第一充电和放电部包括第一晶体管T1、第二晶体管T2和第三晶体管T3。

此时,第一晶体管T1包括连接至第n栅极脉冲Vout(n)输出端子的栅极电极、连接
至高电平电压Vdd端子的第一电极和连接至第(n+1)Q节点Q(n+1)的第二电极。第二晶体管
T2包括连接至复位信号Rst线的栅极电极、连接至第(n+1)Q节点Q(n+1)的第一电极和连接
至低电平电压Vss端子的第二电极。第三晶体管T3包括连接至第(n+1)QB节点QB(n+1)的栅
极电极、连接至第(n+1)Q节点Q(n+1)的第一电极和连接至低电平电压Vss端子的第二电极。

此外,第二充电和放电部包括第四晶体管T4和第五晶体管T5。

此时,第四晶体管T4包括连接至第(n+1)Q节点Q(n+1)的栅极电极、连接至第(n+1)
QB节点QB(n+1)的第一电极和连接至低电平电压Vss端子的第二电极。第五晶体管T5包括连
接至起始信号Vst线的栅极电极、连接至高电平电压Vdd端子的第一电极和连接至第(n+1)
QB节点QB(n+1)的第二电极。

此外,上拉晶体管T6包括连接至第(n+1)Q节点Q(n+1)的栅极电极、连接至时钟信
号Clk线的第一电极和连接至虚拟脉冲Vout(n+1)输出端子的第二电极。下拉晶体管T7包括
连接至第(n+1)QB节点QB(n+1)的栅极电极、连接至虚拟脉冲Vout(n+1)输出端子的第一电
极、和连接至低电平电压Vss端子的第二电极。

下文中,将参照图4和图5解释根据本发明的实施方式的栅极驱动单元的虚拟级的
驱动过程。

在一帧期间,用于使前一帧复位的复位信号Rst被输出,随后用于启动当前帧的起
始信号Vst被输出。接着,时钟信号Clk以预定的间隔被周期性地输出。

首先,当来自第n级的第n栅极脉冲Vout(n)被输入到第一晶体管T1时,第一晶体管
T1导通,并且第(n+1)Q节点Q(n+1)被充电至具有高电平电压Vdd。

此时,第四晶体管T4被已充电的第(n+1)Q节点Q(n+1)的高电平电压Vdd导通,由此
第(n+1)QB节点QB(n+1)被放电至具有低电平电压Vss。

此外,上拉晶体管T6被已充电的第(n+1)Q节点Q(n+1)的高电平电压Vdd导通,并根
据时钟信号Clk将虚拟脉冲Vout(n+1)输出至虚拟脉冲Vout(n+1)输出端?#21360;?br />

接下来,当复位信号Rst被输入到第二晶体管T2时,第二晶体管T2导通,并且具有
高电平电压Vdd的第(n+1)Q节点Q(n+1)被放电至具有低电平电压Vss。

接下来,当起始信号Vst被输入到第五晶体管T5时,第五晶体管T5导通,并且第(n+
1)QB节点QB(n+1)被充电至具有高电平电压Vdd。

这样,顺序地输出的复位信号Rst和起始信号Vst被分别输入到第二晶体管T2和第
五晶体管T5,因而在第(n+1)Q节点Q(n+1)的放电时段和第(n+1)QB节点QB(n+1)的充电时段
之间没有重叠。

此外,当起始信号Vst被输入到第五晶体管T5时,下拉晶体管T7被已充电的第(n+
1)QB节点QB(n+1)的高电平电压Vdd导通,并将低电平电压Vss输出至虚拟脉冲Vout(n+1)输
出端?#21360;?br />

此外,第三晶体管T3被已充电的第(n+1)QB节点QB(n+1)的高电平电压Vdd导通,并
维持第(n+1)Q节点Q(n+1)的低电平电压Vss。

因此,根据本发明的实施方式的栅极驱动单元使第(n+1)Q节点Q(n+1)的放电时段
与第(n+1)QB节点QB(n+1)的充电时段区分开。当第(n+1)QB节点QB(n+1)被充电时,第(n+1)
QB节点QB(n+1)不受未完全放电的第(n+1)Q节点Q(n+1)的电压的影响。因此,?#20048;?#20102;对第(n
+1)QB节点QB(n+1)的进行充电的能力的下降。

图6是图解根据本发明的实施方式的显示装置的视图。

以下将参照图3、图4和图6描述根据本发明的实施方式的显示装置。

在图3、图4和图6中,根据本发明的实施方式的显示装置包括显示面板100、栅极驱
动单元200、数据驱动单元300和时序控制器400。显示面板100包括栅极线GL、与栅极线GL交
叉的数据线DL、连接至栅极线GL和数据线DL的像素P。栅极驱动单元200连接至栅极线GL,数
据驱动单元300连接至数据线DL。时序控制器400控制栅极驱动单元200和数据驱动单元
300。

详细来说,时序控制器400利用从诸如显卡或电视?#20302;持?#31867;的外部?#20302;?#20256;输的垂
直同步信号Vsync、水平同步信号Hsync、数据使能信号DE等,生成控制栅极驱动单元200的
操作时序的栅极控制信号GCS和控制数据驱动单元300的操作时序的数据控制信号DCS。时
序控制器400将栅极控制信号GCS提供至栅极驱动单元200,并将数据控制信号DCS提供至数
据驱动单元300。

此外,时序控制器400将来自外部?#20302;?#30340;图像数据Data输出至数据驱动单元300。

栅极驱动单元200包括第一级至第n级(n为大于2的整数)和虚拟级。

此时,第一级至第n级根据起始信号Vst和从前一级输出的栅极脉冲顺序地分别输
出第一栅极脉冲Vout1至第n栅极脉冲Vout(n)。所述虚拟级接收第n栅极脉冲Vout(n),对第
(n+1)Q节点Q(n+1)进行充电,并输出与时钟信号Clk同步的虚拟脉冲Vout(n+1)。所述虚拟
级接收复位信号Rst并使所述第(n+1)Q节点Q(n+1)放电。

此外,所述第n级接收前一级(即第(n-1)级)的栅极脉冲,并对第n Q节点Q(n)进行
充电。所述第n级接收虚拟脉冲Vout(n+1)并使所述第n Q节点Q(n)放电。

此外,所述第一级至第n级接收所述复位信号Rst并分别对第一QB节点QB1至第n
QB节点QB(n)进行充电。

此外,所述虚拟级接收起始信号Vst并对第(n+1)QB节点QB(n+1)进行充电。

因此,虚拟级接收复位信号Rst,并使已充电的第(n+1)Q节点Q(n+1)放电。接着,虚
拟级根据在复位信号Rst被输出之后顺序地输出的起始信号Vst对第(n+1)QB节点QB(n+1)
进行充电。因此,第(n+1)Q节点Q(n+1)的放电时段不与第(n+1)QB节点QB(n+1)的充电时段
重叠。

也就是说,当第(n+1)QB节点QB(n+1)被充电时,第(n+1)QB节点QB(n+1)不受未完
全放电的第(n+1)Q节点Q(n+1)的电压的影响。因此,第(n+1)QB节点QB(n+1)被充分地充电
至具有足够的电压。

此外,所述虚拟级包括第一充电和放电部、第二充电和放电部、上拉晶体管T6和下
拉晶体管T7。第一充电和放电部对第(n+1)Q节点Q(n+1)进行充电或放电。第二充电和放电
部对第(n+1)QB节点QB(n+1)进行充电或放电。上拉晶体管T6输出虚拟脉冲Vout(n+1),并且
下拉晶体管T7输出低电平电压Vss。

因此,在根据本发明的实施方式的显示装置中,尽管正偏置压力PBTS被累积在被
虚拟级的第(n+1)QB节点QB(n+1)的电压导通的晶体管的栅极电极处,并且这些晶体发生劣
化,但具有高电平电压Vdd的第(n+1)Q节点Q(n+1)被复位信号Rst放电,因此?#20048;?#20102;对第(n+
1)QB节点QB(n+1)进行充电的能力的下降。

同时,在附图中,栅极驱动单元200以集成电路形式安装在与显示面板100不同的
基板上。或者,当薄膜晶体管形成于显示面板100的显示区域中时,栅极驱动单元200可形成
于显示面板100的非显示区域中。

另外,栅极驱动单元200可设置在显示面板100的左侧和?#20063;?#20043;一,并且可沿一个
方向提供栅极脉冲。或者栅极驱动单元200可同时设置在显示面板100的左侧和?#20063;?#22788;,并
且可沿两个方向提供栅极脉冲。

在不背离本发明的精神或?#27573;?#30340;情况下,可对本发明的显示装置进行各种修改和
变化,这对于本领域技术人员来说是显而?#20934;?#30340;。因而,本发明意在涵盖落入所附权利要求
?#27573;?#21450;其等同?#27573;?#20869;的本发明的修改和变化。

关于本文
本文标题:栅极驱动单元和包括该栅极驱动单元的显示装置.pdf
链接地址:http://www.pqiex.tw/p-6079786.html
关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们

[email protected] 2017-2018 zhuanlichaxun.net网站版权所有
经营许可证编号:粤ICP备17046363号-1 
 


收起
展开
平码五不中公式规律 花样娱乐下载棋牌网站 冠通棋牌游戏手机版本 双色球推荐号码 极速十一选五开奖结果走势图 北京十一选五开奖62期 重庆时时彩五星三码不定位计划 北京赛车最简单规律 双色球开奖结果带坐标 幸运飞艇pk10计划app 喜乐彩复式投注