平码五不中公式规律
  • / 36
  • 下载费用:30 金币  

连续的电容器健康监视和电源系统.pdf

关 键 ?#21097;?/dt>
连续 电容器 健康 监视 电源 系统
  专利查询网所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
摘要
申请专利号:

CN201580022771.3

申请日:

2015.04.23

公开号:

CN106663457A

公开日:

2017.05.10

当前法律状态:

授权

有效性:

有权

法?#19978;?#24773;: 授权|||实质审查的生效IPC(主分类):G11C 5/14申请日:20150423|||公开
IPC分类号: G11C5/14; G11C16/34; G11C29/02 主分类号: G11C5/14
申请人: 桑迪士克科技有限责任公司
发明人: R.W.埃利斯; G.S.卢卡斯
地址: 美国得克萨斯州
优?#28909;ǎ?/td> 2014.04.30 US 61/986,808; 2015.01.16 US 14/599,128
专利代理机构: 北京市柳沈律师事务所 11105 代理人: 万里晴;王珊珊
PDF完整版下载: PDF下载
法律状态
申请(专利)号:

CN201580022771.3

授权公告号:

||||||

法律状态公告日:

2019.02.05|||2017.06.06|||2017.05.10

法律状态类型:

授权|||实质审查的生效|||公开

摘要

一种电子装置包括:子系统;多个能量储存元件,通过一个或多个开关耦接到子系统;以及充电和监视设备,用于同时充电多个能量储存元件并且监视能量储存元件的可操作性。能量储存元件的第一子集耦接到桥电路的第一节点,并且能量储存元件的第二子集耦接到桥电路的第二节点。电源将DC充电电压和AC测试电压提供到能量储存元件的第一和第二子集两者。如果能量储存元件的第一子集的预定的电特性与能量储存元件的第二子集的相同的预定的电特性相差多于预定的量,监视电路产生预定的?#25910;?#20449;号。

权利要求书

1.一种电子装置,包括:
子系统;
多个能量储存元件,通过一个或多个开关耦接到所述子系统;
充电和监视设备,用于同时充电所述多个能量储存元件并监视所述多个能量储存元件
的可操作性,所述充电和监视设备包含:
桥电路,包含多个电阻式元件,所述多个电阻式元件包括耦接在所述桥电路的第一节
点和第二节点之间的测量电阻器,其中所述多个能量储存元件的第一子集耦接到所述第一
节点,并且不同于该第一子集的所述多个能量储存元件的第二子集耦接到所述第二节点;
电源,通过所述桥电路耦接到所述第一节点和所述第二节点,用于向所述多个能量储
存元件的第一子集和所述多个能量储存元件的第二子集两者提供直流(DC)充电电压和交
流(AC)测试电压;
监视电路,耦接到所述第一节点和第二节点,并且被配置为产生?#25910;?#25351;示符输出信号,
如果所述多个能量储存元件的第一子集的预定的电特性与所述多个能量储存元件的第二
子集的相同的预定的电特性相差多于预定的量,则所述?#25910;?#25351;示符输出信号包含预定的故
障信号。
2.如权利要求1所述的电子装置,其中所述电子装置包括具有一个或多个?#19988;资源?br />储器(NVM)装置的储存装置。
3.如权利要求2所述的电子装置,其中所述一个或多个?#19988;资源?#20648;器(NVM)装置包括
一个或多个三维(3D)存储器装置以及与所述一个或多个3D存储器装置中的存储器元件的
操作相关联的电路。
4.如权利要求3所述的电子装置,其中所述一个或多个3D存储器装置的电路以及在各
个3D存储器装置中的一个或多个存储器元件在相同的基板上。
5.如权利要求1-2的任一个所述的电子装置,所述多个能量储存元件包括多个电容器
库,每个电容器库包含一个或多个电容器。
6.如权利要求1-3的任一个所述的电子装置,其中所述桥电路中的多个电阻式元件包
括耦接在所述电源和所述第一节点之间的可调节的电阻式元件。
7.如权利要求1-6的任一个所述的电子装置,所述电源根据小于百?#31181;?#20116;的预定的占
空比提供所述AC测试电压,并且所述监视电路根据该预定的占空比产生所述输出信号。
8.如权利要求1-7的任一个所述的电子装置,其中所述AC测试电压仅包括一系列正脉
冲。
9.如权利要求1-8的任一个所述的电子装置,其中:
所述监视电路包括第一比较器,并且其中所述第一比较器包括耦接到所述第一节点的
第一输入、耦接到所述第二节点的第二输入、以及第一比较器输出。
10.如权利要求9所述的电子装置,所述监视电路还包括第二比较器,其中:
所述第二比较器包括耦接到所述第一比较器的输出的第一输入、耦接到参考电压的第
二输入、以及输出,以及
所述第二比较器被配置为如果所述多个能量储存元件的第一子集的预定的电特性与
所述多个能量储存元件的第二子集的相同的预定的电特性相差多于所述预定的量,在所述
第二比较器的所述输出上产生所述预定的?#25910;?#20449;号。
11.如权利要求9所述的电子装置,所述监视电路还包括模拟到数字转换器(ADC),其中
所述ADC包括耦接到所述第一比较器输出的输入。
12.如权利要求9所述的电子装置,所述监视电路还包括伺服电路,该伺服电路耦接到
所述第一比较器输出以及在所述桥电路中的至少两个可调节的电阻式元件,其中:
所述伺服电路被配置为调节在所述桥电路中的可调节的电阻式元件的至少一个,直到
所述第一比较器输出被最小化或者满足预定的零条件。
13.如权利要求9所述的电子装置,所述监视电路还包括相位比较器,用于:
将所述AC测试电压的相位与所述第一比较器输出的相位比较,以及
产生与所述多个能量储存元件的所述第一子集的可操作性对应的相位比较信号。
14.如权利要求1-13的任一个所述的电子装置,还包括处理器,该处理器被编程为通过
进行从由以下构成的组中选择的至少一个动作而响应于包含所述预定的?#25910;?#20449;号的所述
?#25910;?#25351;示符输出信号的产生:
记录所述?#25910;?#25351;示符输出信号;向主机系统通知错误事件;以及在电源?#25910;?#25805;作期间
调节将被储存到?#19988;资源?#20648;器的数据量。
15.如权利要求1-14的任一个所述的电子装置,还包括:
电力?#25910;下?#36753;,用于根据已经发生电力?#25910;?#20107;件的确定,使能所述一个或多个开关以
通过所述一个或多个开关将所述多个能量储存元件耦接到所述子系统。
16.如权利要求15所述的电子装置,其中所述电力?#25910;下?#36753;包括至少一个比较器,用于
比较对应于外部电源电压的电压和对应于预定的参考电压的电压。
17.如权利要求15所述的电子装置,其中
所述一个或多个开关包括将所述多个能量储存元件的第一子集的一个或多个能量储
存元件耦接到所述子系统的第一开关、以及将所述多个能量储存元件的第二子集的一个或
多个能量储存元件耦接到所述子系统的第二开关;以及
所述电力?#25910;下?#36753;包括用于根据预定的?#25910;先?#23450;而使能所述第一开关和第二开关的
一个、并且不使能所述第一开关和第二开关的另一个的逻辑。
18.一种同时充电多个能量储存元件并监视所述多个能量储存元件的可操作性的方
法,其中所述多个能量储存元件通过一个或多个开关耦接到子系统,所述方法包括:
将DC充电电压和AC测试电压提供到所述多个能量储存元件的第一子集和不同于该第
一子集的所述多个能量储存元件的第二子集两者;以及
响应于提供AC测试电压,产生?#25910;?#25351;示符输出信号,其中如果所述多个能量储存元件
的第一子集的预定的电特性与所述多个能量储存元件的第二子集的相同的预定的电特性
相差多于预定的量,所述?#25910;?#25351;示符输出信号包括预定的?#25910;?#20449;号,其中:
所述多个能量储存元件的第一子集耦接到桥电路的第一节点,并且
所述多个能量储存元件的第二子集耦接到所述桥电路的第二节点,其中所述桥电路包
括多个电阻式元件,所述多个电阻式元件包括耦接在所述桥电路的第一节点和第二节点之
间的测量电阻器。
19.如权利要求18所述的方法,其中所述电子装置包含具有一个或多个?#19988;资源?#20648;
器(NVM)装置的储存装置。
20.如权利要求19所述的方法,其中所述一个或多个?#19988;资源?#20648;器(NVM)装置包含一
个或多个三维(3D)存储器装置以及与所述一个或多个3D存储器装置中的存储器元件的操
作相关联的电路。
21.如权利要求20所述的方法,其中所述一个或多个3D存储器装置的电路以及在各个
3D存储器装置中的一个或多个存储器元件在相同的基板上。
22.如权利要求18所述的方法,其中所述多个能量储存元件包括多个电容器库,每个电
容器库包括一个或多个电容器。
23.如权利要求18所述的方法,其?#24615;?#25152;述桥电路中的多个电阻式元件包括可调节的
电阻式元件,并且所述方法包括调节所述桥电路中的可调节的电阻式元件,直到所述桥电
路的第一节点上的信号与所述桥电路的第二节点上的信号之间的差最小化或者满足预定
的零条件。
24.如权利要求18所述的方法,其中:
根据小于百?#31181;?#20116;的预定的占空比提供所述AC测试电压,以及
根据所述预定的占空比产生所述?#25910;?#25351;示符输出信号。
25.如权利要求18所述的方法,其中提供所述AC测试电压包括提供所述AC测试电压作
为仅一系列正脉冲。
26.如权利要求18所述的方法,还包括:
将所述多个能量储存元件的第一子集的预定的电特性与所述多个能量储存元件的第
二子集的相同的预定的电特性比较。
27.如权利要求18所述的方法,其中所述预定的量对应于参考电压。
28.如权利要求18所述的方法,还包括将所述?#25910;?#25351;示符输出信号从模拟信号转换到
数字信号。
29.如权利要求18所述的方法,其?#24615;?#25152;述桥电路中的多个电阻式元件包括至少两个
可调节的电阻式元件,并且所述方法包括调节在所述桥电路中的可调节的电阻式元件的至
少一个,直到所述桥电路的第一节点上的信号与所述桥电路的第二节点上的信号之间的差
最小化或者满足预定的零条件。
30.如权利要求18所述的方法,还包括:
将所述AC测试电压的相位与所述?#25910;?#25351;示符输出信号的相位比较,以及
产生与所述多个能量储存元件的第一子集的可操作性对应的相位比较信号。
31.如权利要求18所述的方法,还包括:
响应于包含所述预定的?#25910;?#20449;号的所述?#25910;?#25351;示符输出信号的产生,进行从由以下构
成的组中选择的至少一个动作:
记录所述?#25910;?#25351;示符输出信号;向主机系统通知错误事件;以及在电力?#25910;?#25805;作期间
调节将被储存到?#19988;资源?#20648;器的数据量。
32.如权利要求18所述的方法,还包括:
根据已经发生电力?#25910;?#20107;件的确定,使能所述一个或多个开关以通过所述一个或多个
开关将所述多个能量储存元件耦接到所述子系统。
33.如权利要求32所述的方法,还包括:
将对应于外部电源电压的电压与对应于预定的参考电压的电压比较。
34.如权利要求18所述的方法,还包括:
所述一个或多个开关包括将所述多个能量储存元件的第一子集的一个或多个能量储
存元件耦接到所述子系统的第一开关、以及将所述多个能量储存元件的第二子集的一个或
多个能量储存元件耦接到所述子系统的第二开关;以及
根据预定的?#25910;先?#23450;,使能所述第一开关和所述第二开关的一个,并且不使能所述第
一开关和所述第二开关的另一个。
35.一种非瞬时性计算机可读储存介?#21097;?#20648;存用于由装置的一个或多个处理器执行的
一个或多个程序,该装置具有通过一个或多个开关耦接到子系统的多个能量储存元件,所
述一个或多个程序包括用于进行权利要求18-33的任一个的方法的指令。

说明书

连续的电容器健康监视和电源系统

技术领域

公开的实施例一般地涉及存储器系统,并且具体地涉及存储器装置中的电力排序
(power sequencing)和数据硬化(harden)电路架构。

背景技术

包括闪速存储器在内的半导体存储器装置通常利用存储器单元来将数据贮存为
电值,诸如电荷或电压。闪速存储器是可以电擦除并且重新编程的?#19988;资?#24615;数据储存装置。
更一般地,?#19988;资源?#20648;器(例如,闪速存储器以及使用多种技术的任何一种实现的其它类
型的?#19988;资源?#20648;器)在即使未通电时保留储存的信息,这与需要电源来维持储存的信息
的?#36164;源?#20648;器相反。

数据硬化、即保持在?#36164;源?#23384;中存的数据和任务关键元数据的保存是储存装置
的必需部分。当存在电源?#25910;?#26102;,任务关键数据可能存在于多个子系统组件中的?#36164;源?br />储器中。协调和管理多个子系统组件以确保?#36164;?#24615;数据被成功保存对于保护储存装置的数
据完整性是重要的。

由于该原因,许多基于闪速存储器的数据储存装置、诸如固态驱动(SSD)采用在电
源?#25910;?#25805;作期间用于供应电力的能量储存系统。但是,这些关键系统的能量储存元件通常
随时间而劣化并且也面临所不期望的?#25910;?#30340;风险,影响它们保持充足的电荷以用于电源故
障操作的能力。

发明内容

在所附权利要求的范围内的系统、方法和装置的各种实施例的每一个具有几个方
面,不是其单独一个独自负责这里所述的属性。在不限制所附权利要求的范围的情况下,在
考虑本公开之后,并且特别是在考虑名称为“具体实施方?#20581;?#30340;章节之后,将理解各种实施
例的方面如何被用于使能检测存储器装置中的能量储存元件的劣化和?#25910;稀?#22312;一个方面
中,电子装置包括用于同时充电和监视多个能量储存元件的操作性的充电和监视设备。

附图说明

为使得可以更加详细地理解本公开,可以通过参考各种实施例的特征而进行更加
具体的描述,这些实施例的一些在附图中示出。但是,附图仅示出本公开的更加显著的特
征,因此不应被认为是限制性的,因为该描述可以容许其他有效特征。

图1是示出根据一些实施例的数据储存系统的框图。

图2是示出根据一些实施例的数据硬化模块的框图。

图3是示出根据一些实施例的数据硬化模块的框图。

图4是示出根据一些实施例的能量储存装置的框图。

图5A-5D示出了根据一些实施例的监视电路的各种可选的特征。

图6A是根据一些实施例的当在能量储存库之间没有检测到不平衡时Vcharge和Vout
的连续的时域图的预示性示意图。

图6B和6C是根据一些实施例的当在能量储存库之间检测到不平衡时Vcharge和Vout
的连续的时域图的预示性示意图。

图7A-7E示出根据一些实施例的同时充电和监视多个能量储存元件的操作性的方
法的流程图表示。

根据一般惯例,附图中示出的各种特征可能未按比例绘制。相应地,为了清晰,各
种特征的大小可能?#25105;?#22320;放大或缩小。此外,一些附图可能没有绘出给定系统、方法或装置
的所有组件。最后,贯穿说明书和附图,相似的参考标号可以被用于表示相似的特性。

具体实施方式

这里所述的各种实施例包括被用于使能在存储器装置中同时地充电多个能量储
存元件并监视多个能量储存元件的操作性的系统、方法和/或装置。

更具体地,一些实施例包括电子装置,包括:(1)子系统,(2)多个能量储存元件,通
过一个或多个开关耦接到子系统,以及(3)充电和监视设备,用于同时充电所述多个能量储
存元件并监视所述多个能量储存元件的操作性。在一些实施例中,该充电和监视设备包括:
(a)桥电路,包含多个电阻式元件,所述多个电阻式元件包括耦接在所述桥电路的第一节点
和第二节点之间的测量电阻器,其中所述多个能量储存元件的第一子集耦接到所述第一节
点,并且不同于该第一子集的所述多个能量储存元件的第二子集耦接到所述第二节点,(b)
电源,通过所述桥电路耦接到所述第一节点和所述第二节点,用于向所述多个能量储存元
件的第一子集和所述多个能量储存元件的第二子集两者提供直流(DC)充电电压和交流
(AC)测试电压,以及(c)监视电路,耦接到所述第一节点和第二节点,并且被配置为产生故
障指示符输出信号,如果所述多个能量储存元件的第一子集的预定的电特征与所述多个能
量储存元件的第二子集的相同的预定的电特性相差多于预定的量,所述?#25910;?#25351;示符输出信
号包含预定的?#25910;?#20449;号。

在一些实施例中,电子装置包括具有一个或多个?#19988;资源?#20648;器(NVM)装置的储
存装置。

在一些实施例中,多个能量储存元件包括多个电容器库,每个电容器库包含一个
或多个电容器。

在一些实施例中,桥电路中的多个电阻式元件包括耦接在电源和第一节点之间的
可调节的电阻式元件。

在一些实施例中,电源根据小于百?#31181;?#20116;的预定的占空比提供AC测试电压,并且
监视电路根据该预定的占空比产生输出信号。

此外,在一些实施例中,AC测试电压仅包括一系列正脉冲。

在一些实施例中,监视电路包括第一比较器,其中第一比较器包括耦接到所述第
一节点的第一输入、耦接到所述第二节点的第二输入和第一比较器输出。

可选地,在一些实施例中,所述监视电路还包括第二比较器,其中所述第二比较器
包括耦接到所述第一比较器的输出的第一输入、耦接到参考电压的第二输入、以及输出。此
外,在一些实施例中,所述第二比较器被配置为如果所述多个能量储存元件的第一子集的
预定的电特性与所述多个能量储存元件的第二子集的相同的预定的电特性相差多于所述
预定的量,则在所述第二比较器的所述输出上产生所述预定的?#25910;?#20449;号。

可选地,在一些实施例中,所述监视电路还包括模拟到数字转换器(ADC),其中所
述ADC包括耦接到所述第一比较器输出的输入。

可选地,在一些实施例中,所述监视电路还包括耦接到所述第一比较器输出并且
耦接到所述桥电路中的至少两个可调节的电阻式元件的伺服电路,其中所述伺服电路被配
置为调节在所述桥电路中的可调节的电阻式元件的至少一个,直到所述第一比较器输出被
最小化或者满足预定的零条件。

可选地,在一些实施例中,所述监视电路还包括相位比较器,用于将AC测试电压的
相位与第一比较器输出的相位相比较,并且产生与多个能量储存元件的所述第一子集的操
作性对应的相位比较信号。

在一些实施例中,电子装置还包括被编程为通过进行从包含以下的组中选择的至
少一个动作而响应包含所述预定的?#25910;?#20449;号的?#25910;?#25351;示符输出信号的产生的处理器:记录
所述?#25910;?#25351;示符输出信号;向主机系统通知错误事件;以及在电力?#25910;?#25805;作期间调节将被
储存到?#19988;资源?#20648;器的数据量。

在一些实施例中,电子装置还包括电力?#25910;下?#36753;,用于根据已经发生电力?#25910;?#20107;
件的确定,使能所述一个或多个开关以通过所述一个或多个开关将所述多个能量储存元件
耦接到所述子系统。此外,在一些实施例中,电力?#25910;下?#36753;包括至少一个比较器,用于比较
对应于外部电源电压的电压和对应于预定的参考电压的电压。可选地,在一些实施例中,所
述一个或多个开关包括将所述多个能量储存元件的第一子集的一个或多个能量储存元件
耦接到所述子系统的第一开关以及将所述多个能量储存元件的第二子集的一个或多个能
量储存元件耦接到所述子系统的第二开关,并且所述电力?#25910;下?#36753;包括用于根据预定的故
?#20808;?#23450;而使能所述第一开关和第二开关的一个并且不使能所述第一开关和第二开关的另
一个的逻辑。

在另一方面,同时充电多个能量储存元件并且监视所述多个能量储存元件的功能
性的方法包括将DC充电电压和AC测试电压提供到所述多个能量储存元件的第一子集和不
同于该第一子集的所述多个能量储存元件的第二子集两者,其中所述多个能量储存元件通
过一个或多个开关耦接到子系统。所述多个能量储存元件的第一子集耦接到桥电路的第一
节点,并且所述多个能量储存元件的第二子集耦接到所述桥电路的第二节点。所述桥电路
包括多个电阻式元件,包括耦接在所述桥电路的第一节点和第二节点之间的测量电阻器。
所述方法包括响应于提供AC测试电压,产生?#25910;?#25351;示符输出信号,如果所述多个能量储存
元件的第一子集的预定的电特性与所述多个能量储存元件的第二子集的相同的预定的电
特性相差多于预定的量,则该?#25910;?#25351;示符输出信号包括预定的?#25910;?#20449;号。

在又一方面中,非瞬时性计算机可读储存由装置的一个或多个处理器执行的一个
或多个程序,该装置具有通过一个或多个开关耦接到子系统的多个能量储存元件,所述一
个或多个程序包括用于进行这里所述的?#25105;?#26041;法的指令。

在这里描述许多细节以便于提供对在附图中示出的示例实施例的透彻理解。但
是,可以没有许多特定细节而实施一些实施例,并且权利要求的范围仅由在权利要求书中
具体叙述的那些特征和方面限制。此外,没有以详尽的细节描述公知的方法、组件和电路,
以便不会不必要地混淆这里所述的实施例的更加相关的方面。

图1是示出根据一些实施例的数据储存系统100的框图。尽管示出了一些示例特
征,但是为了简洁并且不混淆这里所公开的示例实施例的更加相关的方面而没有示出各种
其它特征。为此,作为非限制性示例,数据储存系统100包括储存装置120(有时也被称为信
息储存装置或数据储存装置或存储器装置),该储存装置120包括主机接口122、串行存在检
测(SPD)装置124、数据硬化模块126、储存控制器128、诸如闪速控制器的一个或多个?#19988;资?br />?#28304;?#20648;器(NVM)控制器130、和?#19988;资源?#20648;器(例如,诸如一个或多个闪速存储器装置的一
个或多个NVM装置140、142),并且与计算机系统110结合使用。在一些实施例中,储存装置
120包括单个NVM装置,而在其它实施例中,储存装置120包括多个NVM装置。在一些实施例
中,NVM装置140、142包括NAND-型闪速存储器或NOR-型闪速存储器。此外,在一些实施例中,
NVM控制器130是固态驱动(SSD)控制器。但是,可以根据各种实施例的方面包括一个或多个
其它类型的储存介质。

计算机系统110通过数据连接101耦接到储存装置120。但是,在一些实施例中,计
算机系统110包括储存装置120作为组件和/或子系统。计算机系统110可以是任何合适的计
算机装置,诸如个人计算机、工作?#23613;?#35745;算机服务器或任何其它计算装置。计算机系统110有
时被称为主机或主机系统。在一些实施例中,计算机系统110包括一个或多个处理器、一个
或多个类型的存储器,可选地包括显示器和/或其它用户接口组件,诸如键盘、触摸?#26009;?#31034;
器、鼠标、触控板、数字相机和/或任何数量的补充装置以添加功能。此外,在一些实施例中,
计算机系统110在控制线111上将一个或多个主机命令(例如,读取命令和/或写入命令)发
送到储存装置120。在一些实施例中,计算机系统110是服务器系统,诸如数据中心中的服务
器系统,并且不具有显示器和其它用户接口组件。

在一些实施例中,储存装置120包括诸如闪速存储器装置的NVM装置140、142(例
如,NVM装置140-1到140-n和NVM装置142-1到142-k)以及NVM控制器130(例如,NVM控制器
130-1到130-m)。在一些实施例中,NVM控制器130的每个NVM控制器包括一个或多个处理单
元(有时也被称为CPU或处理器或微处理器或微控制器),该一个或多个处理单元被配置为
执行(例如,在NVM控制器130中的)一个或多个程序中的指令。在一些实施例中,一个或多个
处理器由在NVM控制器130内的并?#20197;?#19968;些情况中超出NVM控制器130的功能的一个或多个
组件共享。NVM装置140、142通过连接而耦接到NVM控制器130,该连接除了数据以外通常还
传送命令,并且可选地除了传送将储存在NVM装置140、142中的数据值和从NVM装置140、142
读取的数据值以外,还传送元数据、误差校正信息和/或其它信息。例如,NVM装置140、142可
以被配置用于适合于诸如云计算的应用的企业存储、或用于缓存储存在(或将被储存在)诸
如硬盘驱动的二级储存器中的数据。另外和/或可替换地,闪速存储器(例如,NVM装置140、
142)还可以被配置用于相对较小规模的应用,诸如个人闪速驱动或用于个人、膝上型和平
板?#22270;?#31639;机的硬盘替换。尽管闪速存储器装置和闪速控制器在这里被用作示例,但是在一
些实施例中,储存装置120包括(一个或多个)其它的?#19988;资源?#20648;器装置和(一个或多个)
相应的?#19988;资源?#23384;控制器。

在一些实施例中,储存装置120还包括主机接口122、SPD装置124、数据硬化模块
126和储存控制器128。储存装置120可以包括为了简洁并且不混淆这里所公开的示例实施
例的更加相关的方面而没有示出的各种额外的特征,并且特征的不同的布置是可能的。主
机接口122提供通过数据连接101到计算机系统110的接口。

在一些实施例中,数据硬化模块126包括一个或多个处理单元(有时也被称为CPU
或处理器或微处理器或微控制器),该一个或多个处理单元被配置为执行一个或多个程序
中的指令(例如,在数据硬化模块126中)。在一些实施例中,一个或多个处理器由在数据硬
化模块126内的、并?#20197;?#19968;些情况中超出数据硬化模块126的功能的一个或多个组件共享。
数据硬化模块126耦接到主机接口122、SPD装置124、储存控制器128和NVM控制器130以便于
协调这些组件的操作,包括监督和控制诸如上电、掉电、数据硬化、充电(一个或多个)能量
储存装置、数据记录和管理储存装置120上的功能的其它方面的功能。

储存控制器128耦接到主机接口122、数据硬化模块126和NVM控制器130。在一些实
施例中,在写入操作期间,储存控制器128通过主机接口122从计算机系统110接收数据,并
?#20197;?#35835;取操作期间,储存控制器128通过主机接口122将数据发送到计算机系统110。此外,
主机接口122提供在储存控制器128和计算机系统110之间的通信所需要的额外的数据、信
号、电压和/或其它信息。在一些实施例中,储存控制器128和主机接口122使用定义的用于
通信的接口标准,诸如双数据率类型三同步动态随机存取存储器(DDR3)。在一些实施例中,
储存控制器128和NVM控制器130使用定义的用于通信接口标准,诸如序列高级技术附接
(SATA)。在一些其它实施例中,储存控制器128所使用来与NVM控制器130通信的装置接口是
SAS(串行附接SCSI),或其它储存接口。在一些实施例中,储存控制器128包括一个或多个处
理单元(有时也被称为CPU或处理器或微处理器或微控制器),该一个或多个处理单元被配
置为执行一个或多个程序中的指令(例如,在储存控制器128中)。在一些实施例中,一个或
多个处理器由在储存控制器128内的、并?#20197;?#19968;些情况中超出储存控制器128的功能的一个
或多个组件共享。

SPD装置124耦接到主机接口122和数据硬化模块126。串行存在检测(SPD)指代自
动地访问关于计算机存储器模块(例如,储存装置120)的信息的标准化方?#20581;?#20363;如,如果存
储器模块具有?#25910;希?#21017;可以通过SPD装置124与主机系统(例如,计算机系统110)传?#36879;?#25925;
障。

图2是示出根据一些实施例的数据硬化模块126的框图。数据硬化模块126包括电
力储存和分发模块250(包括能量储存装置200)。在一些实施例中,数据硬化模块还包括:一
个或多个处理器(有时也被称为CPU或处理单元或微处理器或微控制器)202,用于执行储存
在存储器206中的模块、程序和/或指令,从而进行处理操作;存储器206;以及一个或多个通
信总线204,用于互联这些组件。但是,在一些其它实施例中,以下描述的如由(一个或多个)
处理器202进行的功能而是由储存控制器128进行。

在一些实施例中,电力储存和分发模块250包括用于监视、储存和分发储存装置
(例如,图1的储存装置120)的电力的电路,包括监视、控制、充电和/或测试能量储存装置
200。可替换地和/或额外地,用于监视、储存和分发用于储存装置(例如,图1的储存装置
120)的电力的电路的全部或一些被集成到能量储存装置200中。在一些实施例中,能量储存
装置200包括一个或多个能量储存元件。在一些实施例中,能量储存装置200包括一个或多
个电容器。在一些实施例中,能量储存装置200包括一个或多个电感器或储存能量的其它无
源元件。

在一些实施例中,数据硬化模块126可以可选地包括一个或多个数字到模拟转换
器(DAC)220和/或模拟到数字转换器(ADC)222,用于分别将数字信号转换为模拟信号或者
将模拟信号转换为数字信号。在一些实施例中,DAC 220和/或ADC 222可以实现为电力储存
和分发模块250和/或能量储存装置200中的电路。在一些实施例中,DAC 220和/或ADC 222
可以是一个或多个处理器202的集成的组件。此外,在一些实施例中,ADC 222与能量储存装
置模块212组合使用,用于监视能量储存装置200。

通信总线204可选地包括互连并且控制系统组件之间的通信的电路(有时被称为
芯片集)。数据硬化模块126通过通信总线204耦接到主机接口122、SPD装置124、储存控制器
128和NVM控制器130(例如,NVM控制器130-1到130-m)。

存储器206包括高速随机存取存储器,诸如DRAM、SRAM、DDR RAM或其它随机存取固
态存储器装置,并且可以包括?#19988;资源?#20648;器,诸如一个或多个?#25490;?#20648;存装置、光盘储存装
置、闪速存储器装置或其它?#19988;资?#24615;固态储存装置。存储器206可选地包括位于?#29420;?一个
或多个)处理器202的一个或多个储存装置。存储器206或可替换地在存储器206内的(一个
或多个)?#19988;资源?#20648;器装置包括非瞬时性计算机可读储存介质。在一些实施例中,存储器
206或者存储器206的计算机可读储存介质储存以下程序、模块和数据结构或其子集:

·监视器模块210,其用于监视被提供到储存装置(例如,图1的储存装置120)的监
视信号,例如,以监视并确定提供到储存装置的电源电压是否低于欠电压(under-voltage)
阈值(并且可选地还确定电源电压是否高于过电压阈值);

·能量储存装置模块212,其用于监视、控制、充电和/或测?#28304;?#23384;装置上的能量储
存装置(例如,能量储存装置200);

·测试模块214,其用于测?#28304;?#23384;装置的一个或多个功能;

·电力开关模块216,其用于确定和控制被用于向储存装置供应电力的电压;以及

·电力?#25910;?#27169;块218,其用于根据提供到储存装置的电源电压低于欠电压阈值(或
者可选地,高于过电压阈值)的确定而进行电力?#25910;?#25805;作。

在一些实施例中,存储器206或者存储器206的计算机可读储存介质还储存用于配
置储存装置120和数据硬化模块126的配置模块和/或用于配置数据硬化模块126的配置值
(诸如,一个或多个欠电压阈值,以及可选的一个或多个过电压阈值),在图2中未明确示出
其任一个。在一些实施例中,在上电时以及在重置时,配置模块根据储存装置120的组件(例
如,储存装置120中?#19988;资源?#20648;器组件的类型)和/或包括储存装置120的数据储存系统
100的特性,自动地设置储存装置120的一个或多个配置参数的值(并且可选地确定要使用
两个或多个电力?#25910;?#27169;块、测试模块等中的哪个)。

在一些实施例中,监视器模块210还被用于监视和确定提供到储存装置的电源电
压是否低于欠电压阈值。

以上识别的元件的每一个可?#28304;?#23384;在之前提到的存储器装置的一个或多个中,并
且对应于用于进行上述功能的指令集。以上识别的模块或程序(即,指令集)不需要实现为
单独的软件程序、进程或模块,因此这些模块的各种子集可以组合或者在各种实施例中另
外地重新布置。在一些实施例中,存储器206可?#28304;?#23384;以上识别的模块和数据结构的子集。
此外,存储器206可?#28304;?#23384;以上未描述的额外的模块和数据结构。在一些实施例中,在一些
实施例中,储存在存储器206或者存储器206的计算机可读储存介质中的程序、模块和数据
结构提供用于实现以下参考图7A-7E所述的?#25105;?#26041;法的指令。

尽管图2示出了数据硬化模块126,但是图2相比于这里所述的实施例的结构性示
意更倾向于作为可能出现在数据硬化中的各种特性的功能性描述。实践中,如由本领域普
通技术人?#27604;?#35782;到的,单独示出的项目可以被组合并且一些项目可以分开。

图3是示出根据一些实施例的数据硬化模块126的框图。数据硬化模块126有时被
称为充电和监视设备,或者可替换地被说成为包括充电和监视设备。尽管示出了一些示例
特征,但是为了简洁并且不混淆这里所公开的示例实施例的更加相关的方面而没有示出各
种其它特征。为此,作为非限制性示例,数据硬化模块126包括处理器202、能量储存装置
200、晶体管310-312、充电电路320、保持器电路322、电压Vdd 302、VSPD 304、Vcharge 306和
Vswitched 308以及连接330。在一些实施例中,Vdd 302是由主机系统(例如,图1的计算机系统
110)供应的电压,并且具有1.5伏或更小的目标值。在一些实施例中,Vcharge 306是从Vdd 302
的升压,并且具有12.8伏的目标值。在一些实施例中,Vcharge 306被用于充电和测试能量储
存装置200。在一些实施例中,VSPD 304是供应用于串行存在检测(SPD)功能的电压,并且具
有3.3伏的目标值。此外,在一些实施例中,晶体管310到312的仅一些在?#25105;?#19968;个时间被使
能。例如,无论何时晶体管311和312两者被使能时,或者无论何时晶体管311和312的任一个
被使能并且另一个被禁用(开路状态)时,晶体管310被禁用以便确保来自数据硬化模块的
能量储存装置200的电力不被汲取到主机系统。此外,无论何时晶体管310被使能时,从主机
系统向储存装置120的组件提供电力,晶体管311和312被禁用。在一些实施例中,就在电力
?#25910;?#26465;件被检测到之前,数据硬化电路的能量储存装置200在储存装置120中储存每NVM控
制器130至少近似30到70?#20004;?#32819;的能量。

在一些实施例中,处理器202监视并管理在数据硬化模块126中的功能。例如,处理
器202监视电压Vdd 302和VSPD 304。如果Vdd 302或VSPD 304的任一个升高到相应的过电压阈
值之上,则处理器202向储存装置120上的多个控制器(例如,图1的储存控制器128和NVM控
制器130)通知电力?#25910;?#26465;件。在一些实施例中,过电压阈值取决于电压的目标值而变化。例
如,如果Vdd 302的目标电压是1.5伏,则过电压阈值可以是1.5伏加5%(即,1.575伏),所以
如果Vdd 302高于1.575伏,处理器202将通知电力?#25910;?#26465;件。在一些实施例中,Vdd 302的过
电压阈值不同于VSPD 304的过电压阈值。此外,在一些实施例中,如果Vdd 302或VSPD 304的任
一个落到低于相应的欠电压阈值(例如,当Vdd 302的目标电压是1.5伏时的1.425伏,以及当
VSPD 304的目标电压为3.3伏时的3.135伏),处理器202向储存装置120上的多个控制器(例
如,图1的储存控制器128和NVM控制器130)通知电力?#25910;?#26465;件。

在一些实施例中,在储存装置120的常规操作期间,Vdd 302被用于向储存装置120
供应电力。但是,在电力?#25910;?#25805;作期间,能量储存装置200被用于向储存装置120提供电力。
在一些实施例中,处理器202包括用于控制晶体管310-312、使得处理器202可以将Vswitched
308控制为来自Vdd 302的电压(例如,在常规操作期间)或来自能量储存装置200的电压(例
如,在电力?#25910;?#25805;作期间)的逻辑。例如,在储存装置120的常规操作期间,Vdd 302被用于向
储存装置120供应电力,因?#21496;?#20307;管310导通(例如,以完成Vdd 302和Vswitched 308之间的连
接),并且晶体管311和312截止(例如,以禁用能量储存装置200和Vswitched 308之间的连接)。
但是,在电力?#25910;?#25805;作期间,能量储存装置200被用于向储存装置120提供电力,因?#21496;?#20307;管
310截止(例如,以禁用Vdd 302和Vswitched 308之间的连接),并且晶体管311和312两者导通
(例如,以使能能量储存装置200和Vswitched 308之间的连接)。可替换地,在电力?#25910;?#25805;作期
间,晶体管310截止,并且晶体管311和312的仅一个导通(例如,以使能Vswitched 308和图4中
相应的能量储存库420或422之间的连接)。如将在下面更加详细地描述的,这可能是这样的
情况,例如,如果由于增加的等效串联电阻(ESR)、在电容、电感或阻抗中的改变、短路、开路
和/或影响一个或多个能量储存元件的操作性的其它条件,已经在一个或多个能量储存库
420和422的一个或多个能量储存元件中检测到?#25910;稀?br />

在一些实施例中,充电电路320将Vdd 302升高到Vcharge 306(例如,1.35伏或1.5伏
被升高到12.8伏),其?#24615;?#19968;些实施例中,能量储存装置200使用Vcharge 306充电。在一些实
施例中,除了升高Vdd 302以外,充电电路320还供应交流(AC)测试电压。因此,在一些实施例
中,Vcharge 306是由直流(DC)充电电压(例如,VDC)和AC测试电压(例如,Vtest)两者组成的组
合信号。在一些实施例中,AC测试电压由充电电路320设置为足够小以便不劣化能量储存库
420和422(图4)的能量储存元件。例如,AC测试电压有时被设置到VDC的近似5%(例如,在
500Hz到1kHz峰到峰,VDC=12.8伏,Vtest=500毫伏)。此外,在一些实施例中,如将在下面更
加详?#35813;?#36848;的,充电电路320设置并且控制AC测试电压的占空比和/或其它特性(例如,正弦
或矩形波形)。在一些实施例中,充电电路320由处理器202控制和使能。

此外,在一些实施例中,Vswitched 308被用作到保持器电路322的输入,连同VSPD 304
一起向处理器202提供电力。在电力?#25910;?#25805;作期间,经由保持器电路322向处理器202提供
Vswitched 308以便在电力?#25910;?#25805;作期间向处理器202提供电力。在一些实施例中,VSPD 304向
保持器电路322提供电力。此外,在一些实施例中,在Vdd 302被提供到储存装置120之前,VSPD
304被提供到储存装置120,?#24066;?#20648;存装置120中的装置在主电力Vdd 302被提供到储存装置
120之前操作。

在一些实施例中,处理器202具有用于监视并且控制在储存装置120中的其它功能
的一个或多个连接330。例如,在一些实施例中,监视电路432的一个或多个可选的特征的输
出(例如,图5A中的第二比较器输出520、图5B中的ADC输出522、图5C中的伺服电路输出524
或图5D中的相位比较信号526)通过连接330耦接到处理器202。在一些实施例中,由监视电
路432产生并且通过一个或多个连接330提供到处理器202的?#25910;?#20449;号(例如,?#25910;?#25351;示符输
出信号Vout 412)指示已经在一个或多个能量储存库420或422(图4)的一个或多个能量储存
元件中检测到?#25910;稀?#20174;而,在一些实施例中,如之前所述的,处理器202在电力?#25910;?#25805;作期间
将根据通过一个或多个连接330提供到处理器202的?#25910;?#20449;号而使能和/或禁用一个或多个
晶体管310到312。

图4是示出根据一些实施例的能量储存装置200的框图。尽管示出了一些示例特
征,但是为了简洁并且不混淆这里所公开的示例实施例的更加相关的方面而没有示出各种
其它特征。为此,作为非限制性示例,能量储存装置200包括桥电路430、能量储存库420和
422、监视电路432以及电压Vcharge306和Vout 412。在一些实施例中,桥电路430包括电阻式元
件400、402和404。此外,在一些实施例中,监视电路432包括第一比较器424。在一些实施例
中,Vcharge 306被提供用于同时充电和监视能量储存库420和422,其中监视电路424被配置
用于当在桥电路430两端已经检测到不平衡时产生?#25910;?#25351;示符输出信号Vout 412。

通过晶体管311和312耦接到储存装置120的子系统(例如,在图1中,被示出为在数
据硬化模块126的?#20918;?#30340;储存装置120的组件)的能量储存库420和422在电力?#25910;?#25805;作期间
向储存装置120的子系统供应电力。在一些实施例中,能量储存库420和422的每一个包括一
个或多个能量储存元件。例如,在一些实施例中,能量储存库420和422的一个或多个能量储
存元件包括一个或多个电容器。在一些实施例中,一个或多个能量储存元件包括一个或多
个电感器或储存能量的其它无源元件。此外,在一些实施例中,能量储存元件的第一子集耦
接到第一节点(例如,节点414)并且不同于该第一子集的能量储存元件的第二子集耦接到
第二节点(例如,节点416)。在一些实施例中,可以实现多个晶体管以将能量储存库420和
422中的能量储存元件的各个子集耦接到它们相应的节点,使得处理器202可以选择性地测
试能量储存元件的特定子集。可替换地,一些实施例包括一个或多个多路分离器(在图4中
未明确地示出),该多路分离器由处理器202控制并且每个耦接到节点402和404的一个,用
于选择性地耦接并测试能量储存元件的各个子集。

在一些实施例中,桥电路430包括多个电阻式元件400、402和404。在一些实施例
中,电阻式元件400是耦接在节点414和416之间的测量电阻器,并且提供通过其可以在能量
储存库420和422的能量储存元件中检测?#25910;?#30340;机制。具体地,当电阻式元件402和404的阻
抗相等(或近似相等)时,(响应于包括至少AC测试电压的Vcharge 306)跨过电阻式元件400检
测到的AC电压指示在能量储存库420和422之间的关于一些预定的电特性(例如,电容、ESR、
阻抗等)的不平衡。在一些实施例中,电阻式元件402和404的一个或两者是可变电阻器。此
外,在一些实施例中,电阻式元件402和404是数字可编程的。通过调节耦接在Vcharge 306和
节点414和416之间的电阻式元件(即,“修整(trim)”电阻器),可以进行桥电路平衡。可以使
用桥电路平衡用于例如:1)调谐掉(tune out)在制造时在能量储存库的能量储存元件中的
小差异,2)调节?#25910;?#28789;敏度,以及3)调节充电电流。例如,在制造时通过调节电阻式元件的
一个或多个直?#25509;?#30005;阻器404串联的能量储存库422的ESR和与电阻器402串联的能量储存
库420的ESR之间的差被最小化,来调谐掉能量储存库的能量储存元件中的小差异。可选地,
伺服电路514的输出410耦接到电阻式元件402和404的至少一个并且被配置为根据?#25910;?#25351;
示符输出信号Vout 412调节电阻式元件402和404的至少一个,如下更加详细所述的。

在一些实施例中,充电电路320通过桥电路430耦接到第一节点(例如,节点414)和
第二节点(例如,节点416),并且将Vcharge306——由DC充电电压(例如,VDC)和AC测试电压(例
如,Vtest)组成的组合充电电压——提供到能量储存元件的第一子集(例如,能量储存库
420)和能量储存元件的第二子集(例如,能量储存库422)两者。在一些实施例中,持续地施
加AC测试电压。可替换地,在一些实施例中,根据预定的频率和占空比(例如,每隔S秒、诸如
每隔3秒一次,持续M毫秒,比如5毫秒)施加AC测试电压。在一些实施例中,按计划(例如,每
个星期一或者每个小时)施加AC测试电压。

在一些实施例中,监视电路432根据施加的AC测试电压的预定的占空比产生?#25910;?br />指示符输出信号。在一些实施例中,AC测试电压包括仅一系列正脉冲,使得能量储存库420
和422中的电容器充电到如下充电水平以上并且不放电到该充电水平以下:当仅施加DC充
电电压到电容器时电容器将达到该充电水?#20581;?#25442;句话说,DC充电电压和AC测试电压被组合
以产生在所有时间不小于DC充电电压的组合充电电压(例如,Vcharge 306)。在一些实施例
中,正脉冲具有正?#19968;?#32773;基本上正?#20063;?#24418;(即,形状上是正?#19968;?#32773;基本上正弦的)。可替换
地,正脉冲具有矩形波形(即,形状上是矩形的)。

在一些实施例中,监视电路432耦接到第一节点(例如,节点414)和第二节点(例
如,节点416),并且被配置为产生?#25910;?#25351;示符输出信号(例如,Vout 412)。在一些实施例中,
如果能量储存元件的第一子集的预定的电特性与能量储存元件的第二子集的相同的预定
的电特性相差多于预定的量,?#25910;?#25351;示符输出信号包括预定的?#25910;?#20449;号。例如,监视电路
432可以被配置为如果能量储存库420的电容与能量储存库422的电容相差100μF或者更多,
则产生1.8伏或者更大的预定的?#25910;?#20449;号。在另一示例中,如果能量储存库420的ESR与能量
储存库422的ESR相差正常ESR的百?#31181;?#20108;十或者更多(例如,当正常的ESR大约为0.1?#32442;?#26102;
的0.02?#32442;?#25110;者更多),监视电路432也可以产生1.8伏或者更大的预定的?#25910;?#20449;号。在一些
实施例中,由监视电路432产生的?#25910;?#25351;示符输出信号(例如,Vout 412)的幅度与能量储存
元件的第一和第二子集的预定的电特性之间的差的幅度成比例。在一些实施例中,监视电
路432被配置为产生与呈现开路的一个或多个能量储存元件对应的预定的?#25910;?#20449;号以及与
呈现短路的一个或多个能量储存元件对应的预定的?#25910;?#20449;号。

在一些实施例中,监视电路432包括第一比较器(例如,比较器424),其中第一比较
器包括耦接到桥电路的第一节点(例如,节点414)的第一输入、耦接到桥电路的第二节点
(例如,节点416)的第二输入、以及输出。在一些实施例中,第一比较器424的输出耦接到处
理器202。此外,在一些实施例中,一个或多个处理器202被编程为通过进行从包含以下的组
中选择的至少一个动作来响应于包含预定的?#25910;?#20449;号的?#25910;?#25351;示符输出信号(例如,Vout
412)的产生:记录该?#25910;?#25351;示符输出信号,向主机系统(例如,计算机系统110)通知错误事
件,以及在电力?#25910;?#25805;作期间调节将储存到?#19988;资源?#20648;器的数据量(例如,减少数据量)。
在一些实施例中,NVM和指令包括固件。在一些实施例中,仅当产生预定的?#25910;?#20449;号时,记录
?#25910;?#25351;示符输出信号。在一些实施例中,如果?#25910;?#25351;示符输出信号超过阈值(例如,Vout=2
伏),则储存装置(例如,储存装置120)的写入缓存限于其容量的一部分(例如,50%)。在一
些实施例中,写入缓存完全被关闭,并且数据转移限于保存元数据。

图5A-5D示出了根据一些实施例的监视电路的各种可选的特征。在一些实施例中,
这些特征的两个或多个被包括在能量储存装置的监视电路中。

图5A示出了监视电路432还包括第二比较器(例如,第二比较器510)的实施例,其
中第二比较器包括耦接到第一比较器424的输出412(图4)的第一输入、耦接到参考电压(例
如,Vth 502)的第二输入、以及输出。此外,在一些实施例中,第二比较器510被配置为如果能
量储存元件的第一子集的预定的电特性与能量储存元件的第二子集的相同的预定的电特
性相差多于预定的量,则在第二比较器输出520上产生该预定的?#25910;?#20449;号。在一些实施例
中,该预定的量对应于耦接到第二比较器510的第二输入的参考电压。在一个示例中,参考
电压是阈值电压Vth 502,等于1.8伏,其对应于如果能量储存元件的第一和第二子集的ESR
相差能量储存元件的第一和第二子集的标称或正常的ESR的至少百?#31181;?#20108;十(例如,0.02欧
姆或者更多)时由第一比较器424产生的电压。因此,例如,当能量储存元件的第一和第二子
集之间的ESR之间的差大于2?#32442;?#26102;,第一比较器的输出大于参考电压502(例如,Vout>1.8
伏,Vth=1.8伏),并且因此第二比较器510在其输出上产生预定的?#25910;?#20449;号。可选地,第二比
较器输出520通过连接330耦接到处理器202,并且如果第二比较器510产生预定的?#25910;?#20449;号
则输出该预定的?#25910;?#20449;号。

图5B示出了监视电路432还包括模拟到数字转换器(ADC)(例如,ADC 512)的实施
例,其中ADC具有耦接到第一比较器424的输出412的第一输入、以及输出522。在一些实施例
中,ADC 512将?#25910;?#25351;示符输出信号Vout 412从模拟信号转换到数字信号。可选地,ADC输出
522通过连接330耦接到处理器202并且提供转换的数字信号。在一些实施例中,ADC 512是
一个或多个处理器202(图4)的现有组件。

图5C示出了监视电路432包括伺服电路(例如,伺服电路514)的实施例,其中伺服
电路具有耦接到第一比较器424的输出412的第一输入、耦接到桥电路中的至少两个可调节
的电阻式元件(例如,电阻式元件402和404)的输出524。在一些实施例中,伺服电路514被配
置为调节可调节的电阻式元件402和404的至少一个,直到在第一比较器424的输出处的故
障指示符输出信号Vout 412被最小化或者满足预定的零条件(null condition)。例如,在图
4的上下文中,当与电阻器404串联的能量储存库422的ESR以及与电阻器402串联的能量储
存库420的ESR之间的差最小化时,第一比较器424的输出最小化。此外,在一些实施例中,伺
服电路514被配置为根据第一比较器输出不满足预定的零条件(例如,Vout=0.3伏峰到峰)
的确定,或者根据对可调节的电阻式元件的至少一个的调节超过预定限制的确定(例如,补
偿任一个电阻式元件多于2?#32442;?,在伺服电路输出524处产生伺服电路?#25910;?#20449;号。

图5D示出了监视电路432包括相位比较器(例如,相位比较器516)的实施例,其中
相位比较器具有耦接到第一比较器424的输出412的第一输入、耦接到AC测试电压(例如,
Vcharge 306,其包括Vtest)的第二输入、以及输出526。在一些实施例中,相位比较器被用于比
较AC测试电压(例如,Vcharge 306)的相位与第一比较器的输出(例如,?#25910;?#25351;示符输出信号
Vout 412)的相位,并且用于产生与能量储存元件的第一和第二子集的操作性对应的相位比
较信号(输出526)。更具体地,如图6A-6C中所示,取决于是否在能量储存库420或422中检测
到预定的电特性(例如,电容、ESR、阻抗等)的改变,?#25910;?#25351;示符输出信号Vout 412相对于AC
测试电压Vtest将在相位上偏移。可替换地,将AC测试电压的相位与在节点414或节点416处
的信号的相位相比较。

图6A示出了根据一些实施例的当在两个能量储存库(例如,图4的库420、422)之间
没有检测到不平衡时Vcharge和Vout的预示性连续时域图。具体地,如果两个能量储存库正恰
当地操作,第一比较器输出(例如,?#25910;?#25351;示符输出信号Vout 412)将是空或者小于阈值,在
此情况中,监视电路432实际上将忽略相位比较信号526,因为相位比较信号指示两个能量
储存库的能量储存元件正在规范内工作。尽管图6A示出?#26031;收?#25351;示符输出信号Vout412为
空,接近于空或者小于预定阈值的Vout信号类似地指示两个能量储存库的能量储存元件正
在规范内工作。

图6B和6C示出了根据一些实施例的当在能量储存库之间检测到不平衡时Vcharge和
Vout的预示性连续时域图。

如图6B中所示,在一些实施例中,第一比较器输出(例如,?#25910;?#25351;示符输出信号Vout
412)的波峰落后于(trail)AC测试电压(例如,Vcharge 306,其包括Vtest)的波谷达Vout波形的
近似?#22982;种?#19968;周期的相位(例如,近似1/4T或1/2π),指示在耦接到第一比较器424的负输入
的能量储存库422中已经检测到?#25910;稀?#20363;如,假设图6B表示响应于施加AC测试电压的图4的
能量储存装置200的仿真,观察到的Vcharge和Vout之间的相位差指示能量储存库42正在规范
以下操作。检测到的?#25910;?#21487;能是能量储存库422的电容、ESR、阻抗和/或一些其它预定的电
特性的改变的结果。

如图6C中所示,在一些实施例中,第一比较器输出的峰值(例如,?#25910;?#25351;示符输出
信号Vout 412)落后于AC测试电压的峰值(例如,Vcharge 306,其包括Vtest)达Vout波形的近似
?#22982;种?#19968;周期的相位,指示在耦接到第一比较器424的正输入的能量储存库420中已经检测
到?#25910;稀?#20363;如,假设图6C表示响应于施加AC测试电压的图4的能量储存装置200的仿真,观察
到的在Vcharge和Vout之间的相位差指示能量储存库420正在规范之下操作。如之前所述,检测
的?#25910;?#21487;能是能量储存库420的电容、ESR、阻抗和/或一些其它预定的电特性的改变的结
果。

图7A-7E示出了根据一些实施例的同时充电存储器装置中的多个能量储存元件并
监视多个能量储存元件的可操作性的方法700的流程图表示。储存装置(例如,图1的储存装
置120)协调并管理多个子系统组件以同时充电能量储存装置200的多个能量储存元件并监
视多个能量储存元件的可操作性。在一些实现方式中,方法700由储存装置(例如,图1的储
存装置120)或储存装置的一个或多个组件(例如,图1的数据硬化模块126)进行。在一些实
施例中,方法700由储存在非瞬时性计算机可读储存介质中并且由装置的一个或多个处理
器、诸如数据硬化模块126的一个或多个处理器202执行的指令来掌管。

储存装置(例如,图1的储存装置120)将DC充电电压和AC测试电压提供(702)到多
个能量储存元件的第一子集和不同于该第一子集的多个能量储存元件的第二子集两者。例
如,在图4中,Vcharge 306是由提供到能量储存元件的第一子集(例如,能量储存库420)和能
量储存元件的第二子集(例如,能量储存库422)两者的DC充电电压(例如,VDC)和AC测试电压
(例如,Vtest)构成的组合充电电压。在一些实施例中,根据少于百?#31181;?#20116;的预定的占空比
(720)提供AC测试电压。例如,每隔S秒、比如3秒施加AC测试电压达M毫秒、比如5毫秒。可选
地,持续地或按计划(例如,每个选取一或者每小时)施加AC测试电压。在一些实施例中,提
供AC测试电压包括提供AC测试电压作为仅一系列正脉冲(722)。可选地,在一些实施例中,
正脉冲具有正?#19968;?#32773;基本上正弦的波形(即,形状上是正?#19968;?#32773;基本上正弦的),而在其它
实施例中,正脉冲具有矩形波形(即,形状上是矩形的)。在一些实现方式中,充电电路320
(图3)设置和控制AC测试电压的占空比和/或其它特性(例如,正?#20063;?#24418;或矩形波形)。

多个能量储存元件通过一个或多个开关(例如,图4的晶体管310–312)耦接(704)
到子系统。在一些实施例中,多个能量储存元件(例如,图4的能量储存库420和422)包括多
个电容器库(718),每个电容器库包括一个或多个电容器。在一些实施例中,一个或多个能
量储存元件包括一个或多个电感器,或其它储存能量的无源元件。

此外,多个能量储存元件的第一子集耦接(706)到桥电路的第一节点,并且多个能
量储存元件的第二子集耦接(708)到桥电路的第二节点,其中桥电路包括多个电阻式元件,
多个电阻式元件包括耦接在桥电路的第一节点和第二节点之间的测量电阻器。在一些实施
例中,桥电路中的多个电阻式元件包括可调节的电阻式元件(710),或者至少两个可调节的
电阻式元件(714)。一些实现方式包括调节桥电路中的可调节的电阻式元件(例如,图4的电
阻式元件402和404)中的一个(712)或者至少一个(716),直到该桥电路的第一节点上的信
号和该桥电路的第二节点上的信号之间的差最小化或者满足预定的零条件。可选地,伺服
电路(例如,图5C的伺服电路514)的输出耦接到可调节的电阻式元件的至少一个,并且该伺
服电路被配置为根据?#25910;?#25351;示符输出信号(例如,图4的Vout 412)来调节电阻式元件。

响应于提供AC测试电压,产生?#25910;?#25351;示符输出信号(724),其中如果多个能量储存
元件的第一子集的预定的电特性与多个能量储存元件的第二子集的相同的预定的电特性
相差多于预定的量,该?#25910;?#25351;示符输出信号包括预定的?#25910;?#20449;号。在一些实施例中,预定的
电特性是能量储存元件(例如,能量储存库420和422中)的电容、ESR、阻抗和/或一些其它预
定的电特性,并?#20197;?#23450;的量对应于第一和第二子集的预定的电特性的差。例如,在图4中,如
果能量储存库420的电容与能量储存库422的电容相差100μF或者更多,监视电路432产生
1.8伏或者更大的预定的?#25910;?#20449;号。在一些实施例中,产生的?#25910;?#25351;示符输出信号(例如,
Vout 412)的幅度与能量储存元件的第一和第二子集的预定的电特性之间的差的幅度成比
例。此外,在一些实现方式中,产生对应于呈现开路或者可替换地呈现短路的一个或多个能
量储存元件(例如,在能量储存库420和/或422中)的预定的?#25910;?#20449;号。

在一些实现方式中,?#22791;?#25454;预定的占空比提供AC测试电压时(720),根据预定的占
空比产生?#25910;?#25351;示符输出信号(726)。

在一些实施例中,将多个能量储存元件的第一子集的预定的电特性与多个能量储
存元件的第二子集的相同的预定的电特性比较(728)。在一些实现方式中,第一比较器(例
如,图4的比较器424)进行比较步骤728,其中第一比较器具有耦接到第一节点(例如,图4的
节点414)的第一输入、耦接到第二节点(例如,图4的节点416)的第二输入、以及输出。

此外,在一些实现方式中,该预定的量对应于参考电压(730)。例如,监视电路432
(图4)还包括第二比较器(例如,图5A的第二比较器510),如果能量储存元件的第一子集的
预定的电特性(例如,电容、ESR、阻抗等)与第二子集的相同的预定的电特性相差多于预定
的量,该第二比较器产生预定的?#25910;?#20449;号。在一个示例中,预定的量对应于阈值电压Vth
502,等于1.8伏,这对应于如果能量储存元件的第一和第二子集的ESR相差2?#32442;貳?#30001;第一比
较器424产生的电压。因此,例如,当能量储存元件的第一和第二子集之间的ESR的差大于2
?#32442;?#26102;,第一比较器的输出大于参考电压502(例如,Vout>1.8伏,Vth=1.8伏),因此第二比较
器510在其输出上产生预定的?#25910;?#20449;号。

可选地,响应于包含该预定的?#25910;?#20449;号的?#25910;?#25351;示符输出信号的产生,方法700还
包括进行(732)从由以下构成的组中选择的至少一个动作:记录所述?#25910;?#25351;示符输出信号
(734);向主机系统通知错误事件(736);并?#20197;?#30005;力?#25910;?#25805;作期间调节(例如,减少)将被储
存到?#19988;资源?#20648;器的数据量(738)。在一些实施例中,一个或多个处理器202(图4)被编程
为通过进行该至少一个动作而响应于?#25910;?#25351;示符输出信号的产生。此外,在一些实现方式
中,仅当产生预定的?#25910;?#20449;号时记录?#25910;?#25351;示符输出信号。在一些实施例中,如果?#25910;?#25351;示
符输出信号超过阈值(例如,Vout=2伏),则储存装置(例如,图1的储存装置120)的写入缓存
限于其容量的一部分(例如,50%)。在一些实施例中,写入缓存被完全关闭,并且数据转移
限于保存元数据。

在一些实施例中,一个或多个开关(例如,晶体管311和312)包括(740)将多个能量
储存元件的第一子集的一个或多个能量储存元件耦接到该子系统的第一开关以及将多个
能量储存元件的第二子集的一个或多个能量储存元件耦接到该子系统的第二开关。此外,
在一些实施例中,根据预定的?#25910;先?#23450;,方法700包括使能(742)第一开关和第二开关的一
个,并且不使能第一开关和第二开关的另一个(例如,使能晶体管311,并且不使能晶体管
312)。作为示例,在图4中,如果例如由于能量储存库312的增加的ESR、已经在耦接到晶体管
312的能量储存库422的一个或多个能量储存元件中检测到?#25910;希?#36890;过一个或多个处理器
202使能晶体管311并且不使能晶体管312。

在一些实施例中,将?#25910;?#25351;示符输出信号从模拟信号转换(744)到数字信号。如上
所提到的,在一些实施例中,转换由模拟到数字转换器(ADC)(例如,图5B的ADC 512)进行。
ADC可选地通过连接330耦接到处理器202并且提供转换的数字信号。可替换地,ADC是处理
器202的?#24230;?#30340;组件。

在一些实施例中,将AC测试电压的相位与?#25910;?#25351;示符输出信号的相位比较(746),
并且产生(748)与多个能量储存元件的第一子集的可操作性对应的相位比较信号。在一些
实施例中,相位比较器(例如,图5D的相位比较器516)将AC测试电压(例如,图4的Vcharge
306)的相位与第一比较器的输出(例如,图4的?#25910;?#25351;示符输出信号Vout 412)的相位比较,
并且产生对应于能量储存元件的第一和第二子集的可操作性的相位比较信号。如图6A-6C
中所示,?#25910;?#25351;示符输出信号Vout 412将取决于在能量储存库420或422中是否检测到预定
的电特性(例如,电容、ESR、阻抗等)的改变而在相位上相对于AC测试电压Vtest而偏移。

可选地,根据已经发生电力?#25910;?#20107;件的确定,使能(750)一个或多个开关(例如,图
4的晶体管311-312)以通过该一个或多个开关将多个能量储存元件耦接到子系统。在一些
实施例中,将对应于外部电源电压的电压与对应于预定的参考电压的电压比较(752)。例
如,处理器202监视电压Vdd 302和VSPD 304。如果Vdd 302或VSPD 304的任一个下降到预定的、
相应的欠电压阈值以下(或者升高到相应的过电压阈值以上),则处理器202将电力?#25910;?#26465;
件通知给储存装置120上的多个控制器(例如,图1的储存控制器128和NVM控制器130)。在一
些实施例中,处理器202控制晶体管310-312使得处理器202可以控制Vswitched 308为来自Vdd
302的电压(例如,在常规操作期间)或者来自能量储存装置200的电压(例如,在电力?#25910;?#25805;
作期间)。例如,在储存装置120的常规操作期间,Vdd 302被用于向储存装置120供应电力,因
?#21496;?#20307;管310导通(例如,以完成Vdd 302和Vswitched 308之间的连接),并且晶体管311和312
截止(例如,以禁用能量储存装置200和Vswitched 308之间的连接)。但是,在电力?#25910;?#25805;作期
间,能量储存装置200被用于向储存装置120提供电力,因?#21496;?#20307;管310截止(例如,禁用Vdd
302和Vswitched 308之间的连接),并且晶体管311和312两者导通(例如,以使能能量储存装置
200和Vswitched 308之间的连接)。可替换地,在电力?#25910;?#25805;作期间,晶体管310截止,并且晶体
管311和312的仅一个导通(例如,以使能Vswitched 308和图4中的响应的能量储存库420或422
之间的连接)。

在一些实施例中,关于上述任何方法,?#19988;资源?#20648;器是单个闪速存储器装置,而
在其它实施例中,?#19988;资源?#20648;器包括多个闪速存储器装置。

在一些实施例中,关于上述任何方法,存储器装置包括:(1)用于将存储器装置耦
接到主机系统的接口,(2)多个控制器,多个控制器的每一个被配置为将保持在?#36164;源?#20648;
器中的数据转移到?#19988;资源?#20648;器,以及(3)数据硬化电路,包括一个或多个处理器以及能
量储存装置,该存储器装置被配置为进行以上所述的方法的任一个或控制以上所述的方法
的任一个的执行。

半导体存储器装置包括诸如动态随机存取存储器(“DRAM”)或静态随机存取存储
器(“SRAM”)装置的?#36164;源?#20648;器装置、诸如电阻式随机存取存储器(“ReRAM”)、电可擦除可
编程只读存储器(“EEPROM”)、闪速存储器(也可以被认为是EEPROM的子集)、铁电随机存取
存储器(“FRAM”)以及磁阻随机存取存储器(“MRAM”)的?#19988;资源?#20648;器装置、以及其他能够
贮存信息的半导体元件。此外,每种类型的存储器装置可以具有不同的配置。例如,闪速存
储器装置可以以NAND或NOR配置来配置。

存储器装置可以由无源元件、有源元件或其两者形成。以非限制性示例的方式,无
源半导体存储器元件包括ReRAM装置元件,其在一些实施例中包括诸如反熔丝、变相材?#31995;?br />的电阻?#26159;?#25442;储存元件、以及可选地诸如二极管等的操纵元件。进一步以非限制性示例的
方式,有源半导体存储器元件包括EEPROM和闪速存储器装置元件,其在一些实施例中包括
包含诸如浮置栅极、导电纳米粒子或电荷贮存电介质材料的电荷储存区域的元件。

多个存储器元件可以被配置为使得它们串联连接或者使得每个元件单独可访问。
以非限制性示例的方式,NAND装置包含串联连接的存储器元件(例如,包含电荷储存区域的
装置)。例如,NAND存储器阵列可以被配置为使得该阵列由多个存储器串构?#26705;?#20854;中每个串
由共享单个位线并作为一组被访问的多个存储器元件构成。相反,存储器元件可以被配置
为使得每个元件单独可访问(例如NOR存储器阵列)。本领域技术人员应认识到,NAND和NOR
存储器配置是示例性的,并且可以以其它方式配置存储器元件。

被包括在单个装置中的半导体存储器元件、诸如位于相同的基板(例如,半导体基
板)以内和/或之上或在单个裸芯中的存储器元件可以以二维或三维的方式而分布(诸如二
维(2D)存储器阵列结构或三维(3D)存储器阵列结构)。

在二维存储器结构中,半导体存储器元件被布置在单个平面或者单个存储器装置
级中。典型地,在二维存储器结构中,存储器元件位于基本上平行于支撑存储器元件的基板
的主表面而?#30001;?#30340;平面中(例如,在x-z方向平面中)。基板可以是在其上沉积存储器元件的
材料层和/或在其中形成存储器元件的晶片,或者它可以是在存储器元件形成之后附接到
存储器元件的载体基板。作为非限制性示例,基板可以包括诸如硅的半导体。

存储器元件可以以有序的阵列布置在单个存储器装置级中,比如以多个行和/或
列。但是,如由本领域技术人员所理解的,存储器元件可以以?#36824;?#21017;的或者非正交的配置来
布置。存储器元件的每一个可以具有两个或多个电极或接触线,包括位线和字线。

三维存储器阵列被组织为使得存储器元件占据多个平面或多个装置级,形成以三
维的结构(即,在x、y和z方向中,其中y方向基本上垂直于基板的主表面,并且x和z方向基本
上平行于基板的主表面)。

作为非限制性示例,三维存储器阵列结构中的每个平面可以物理地位于具有多个
二维存储器级的二维(一个存储器级)中,以形成三维存储器阵列结构。作为另一非限制性
示例,三维存储器阵列可以被物理地构造为多个垂直的列(例如,在y方向上基本上垂直于
基板的主表面而?#30001;?#30340;列),在每个列中具有多个元件,从而具有跨过存储器装置的几个垂
直地堆叠的平面的元件。列可以以二维配置(例如,在x-z平面中)来布置,从而得到存储器
元件的三维布置。本领域技术人员将理解,三维中的存储器元件的其它配置也将构成三维
存储器阵列。

以非限制性示例的方式,在三维NAND存储器阵列中,存储器元件可以连接在一起
以在单个平面内形成NAND串,为了方便讨论该单个平面有时也称为水平(例如,x-z)平面。
可替换地,存储器元件可以连接在一起以?#30001;?#31359;过多个平行的平面。可以预想到其它三维
配置,其中一些NAND串包含在存储器元件的单个平面(有时称为存储器级)中的存储器元
件,而其它串包含?#30001;?#31359;过多个平行平面(有时称为平行的存储器级)的存储器元件。三维
存储器阵列也可以以NOR配置以及以ReRAM配置来设计。

单片三维存储器阵列是根据一系列制造操作在诸如半导体晶片的单个基板之上
和/或单个基板内形成存储器元件的多个平面(也称为多个存储器级)的阵列。在单片3D存
储器阵列中,形成各个存储器级、诸如最高的存储器级的材料层位于形?#19978;?#23618;的存储器级
的材料层以上,但是在相同的单个基板上。在一些实现方式中,单片3D存储器阵列的相邻的
存储器级可选地共享至少一个材料层,而在其它实现方式中,相邻的存储器级具有将其分
开的中间材料层。

相反,二维存储器阵列可以单独形成并且然后以混合的方式集成在一起以形成非
单片3D存储器装置。例如,已经通过在分开的基板上形成2D存储器级并且将形成的2D存储
器级一个在另一个之上集成而构造堆叠的存储器。每个2D存储器级的基板可以在将其集成
到3D存储器装置中之前将其变薄或者移除。由于各个存储器级形成分开的基板上,得到的
3D存储器阵列不是单片三维存储器阵列。

存储器元件的适当操作以及与存储器元件的适当通信通常需要相关联的电路。该
相关联的电路可以在与存储器阵列相同的基板上和/或在单独的基板上。作为非限制性示
例,存储器装置可以具?#24615;?#23384;储器元件的编程和读取中使用的驱动器电路和控制电路。

此外,从2D存储器阵列和3D存储器阵列(单片或混合)中选择的多于一个存储器阵
列可以分别地形成并且然后封装在一起以形成堆叠芯片存储器装置。堆叠芯片存储器装置
包括多个平面或存储器装置的层,有时被称为存储器级。

术语“三维存储器装置”(或3D存储器装置)在这里被定义为意味着具有存储器元
件的多个层或多个级(例如,有时被称为多个存储器级)的存储器装置,包括以下的任一个:
具有单片或非单片3D存储器阵列的存储器装置,其一些非限制性示例如上所述;或两个或
多个2D和/或3D存储器装置,被封装在一起以形成堆叠芯片存储器装置,其一些非限制性示
例如上所述。

本领域技术人员应认识到这里所描述并要求保护的本发明或者多个发明不限于
这里所述的二维和三维示例性结构,而是覆盖适合于实现这里所描述并由本领域技术人员
所理解的本发明或者多个发明的所有相关的存储器结构。

将理解的是,尽管术语“第一?#34180;ⅰ?#31532;二”等在这里可以被用于描述各种要素,但是这
些要素不应由这些术语限制。这些术语仅用于将一个要素与另一个区分。例如,第一接触可
以被称为第二接触,并且类似地,第二接触可以被称为第一接触,这改变描述的含义,只要
所有“第一接触”的出?#30452;?#19968;致地重新命名并且所有“第二接触”的出?#30452;?#19968;致地重新命名
即可。第一接触和第二接触两者都是接触,但是它们不是相同的接触。

这里使用的术语仅是为了描述特定的实施例的目的,而不意图限制权利要求。如
在对实施例的描述和所附权利要求中所使用的,单数?#38382;健?#19968;?#34180;ⅰ?#19968;个”和“该?#24065;?#27442;也包括
?#35789;?#24418;式,除非上下文另有清楚的指示。还可以理解的是,这里所使用的术语“和/或”是指
并且包含一个或多个相关联的列出的项目的?#25105;?#21644;所有可能组合。还可以理解的是,当在
本说明书中使用时,术语“包括”和/或“包含”指定所述特征、整体、步骤、操作、元素和/或部
件的存在,但是不排除一个或多个其他特征、整体、步骤、操作、元素、部件和/或其组的存在
或添加。

如这里所使用的,取决于上下文,术语“如果”可以解释为意思是“当所述的先决条
件为真时”或“在所述的先决条件为真时”或“响应于确定所述的先决条件为真”或“根据所
述的先决条件为真的确定”或“响应于检测到所述的先决条件为真?#34180;?#31867;似地,取决于上下
文,短语“如果确定[所述的先决条件为真]”或“如果[所述的先决条件为真]”或“当[所述的
先决条件为真]时”可以解释为意思是“在确定所述的先决条件为真时”或“响应于确定所述
的先决条件为真”或“根据所述的先决条件为真的确定”或“在检测到所述的先决条件为真
时”或“响应于检测到所述的先决条件为真?#34180;?br />

为了说明的目的,已经参考具体实施例进行了以上的描述。但是,以上示意性的讨
论不意欲是穷举性的或者将权利要求限制到公开的精确?#38382;健?#37492;于以上教导,许多修改和
变化是可能的。选择并且描述这些实施例以便于最好地解释操作的原理和实?#35270;?#29992;,从而
使本领域其它技术人员能够进行。

关于本文
本文标题:连续的电容器健康监视和电源系统.pdf
链接地址:http://www.pqiex.tw/p-6091684.html
关于我们 - 网站声明 - 网?#38236;?#22270; - 资源地图 - 友情链接 - 网站客服 - 联系我们

[email protected] 2017-2018 zhuanlichaxun.net网站版权所有
经营许可证编号:粤ICP备17046363号-1 
 


收起
展开
平码五不中公式规律 金钱艇娱乐 重庆快乐10分怎么玩 猛龙传奇怎么出太极 二十一点单机游戏 阿里妈妈挂机赚钱 北京pk10直播官方网站 9码杀一码好方法 广东快乐十分是合法彩票吗 加拿大pc28投注软件 闪电盒子里全民捕鱼怎么赚钱