平码五不中公式规律
  • / 35
  • 下载费用:30 金币  

用于再使用变换结构用于多分区变换的系统和方法.pdf

关 键 ?#21097;?/dt>
用于 使用 变换 结构 分区 系统 方法
  专利查询网所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
摘要
申请专利号:

CN201580040585.2

申请日:

2015.08.06

公开号:

CN106663085A

公开日:

2017.05.10

当前法律状态:

实审

?#34892;?#24615;:

审中

法?#19978;?#24773;: 实质审查的生效IPC(主分类):G06F 17/14申请日:20150806|||公开
IPC分类号: G06F17/14 主分类号: G06F17/14
申请人: 高通股份有限公司
发明人: A·里纳尔迪
地址: 美国加利福尼亚州
优?#28909;ǎ?/td> 2014.08.08 US 62/035,299; 2015.08.05 US 14/819,329
专利代理机构: 北京律盟知识产权代理有限责任公司 11287 代理人: 宋献涛
PDF完整版下载: PDF下载
法律状态
申请(专利)号:

CN201580040585.2

授权公告号:

|||

法律状态公告日:

2017.06.06|||2017.05.10

法律状态类型:

实质审查的生效|||公开

摘要

一种经配置以对经译码位流中的视频数据块进行解码的设备包含存储器以及与所述存储器通信的处理器。所述存储器经配置以存储与所述经译码位流中的所述视频数据块相关联的数据。所述处理器经配置以:确定所述块的变换分区类型,所述块与经由对与所述块相关联的多个像素值应用?#25442;?#22810;个变换函数所确定的变换系数相关联?#25442;?#20110;所述变换分区类型确定所述多个变换系数将输入到对应于所述?#25442;?#22810;个变换函数的逆变换函数的次序;经由以所述确定的次序将所述变换系数输入到所述逆变换函数而获得输出值;以及基于所述输出值对所述经译码位流中的所述视频数据块进行解码。

权利要求书

1.一种用于对经译码位流中的视频数据块进行解码的方法,其包括:
确定与所述块相关联的变换分区类型,所述块与至少部分地经由对与所述块相关联的
多个像素值应用?#25442;?#22810;个变换函数所确定的多个变换系数相关联;
基于所述变换分区类型确定所述多个变换系数将输入到对应于所述?#25442;?#22810;个变换函
数的?#25442;?#22810;个逆变换函数的次序;
至少部分地经由以所述确定的次序将所述多个变换系数输入到所述?#25442;?#22810;个逆变换
函数而获得多个输出值;以及
至少部分地基于所述多个输出值对所述经译码位流中的所述视频数据块进行解码。
2.根据权利要求1所述的方法,其中确定所述多个变换系数将输入到所述?#25442;?#22810;个逆
变换函数的所述次序包括至少部分地基于所述变换分区类型而重新布置所述多个变换系
数。
3.根据权利要求1所述的方法,其中确定所述多个变换系数将输入到所述?#25442;?#22810;个逆
变换函数的所述次序包括至少部分地基于所述变换分区类型而重新布置所述多个变换系
数的一部分但不是全部。
4.根据权利要求1所述的方法,其进一步包括至少部分地基于与所述视频数据块相关
联的所述变换分区类型而选择性绕过所述?#25442;?#22810;个逆变换函数的?#25442;?#22810;个算术运算级。
5.根据权利要求1所述的方法,其进一步包括至少部分地基于与所述视频数据块相关
联的所述变换分区类型而选择性绕过所述?#25442;?#22810;个逆变换函数的单个级的算术运算的一
部分但不是全部,所述单个级包含用于输入到所述?#25442;?#22810;个逆变换函数的每一变换系数的
一个算术运算。
6.根据权利要求1所述的方法,其中所述?#25442;?#22810;个逆变换函数包括16点阿达马逆变换
函数、8点阿达马逆变换函数或4点阿达马逆变换函数中的?#25442;?#22810;者。
7.根据权利要求1所述的方法,其进一步包括至少部分地基于所述变换分区类型而重
新布置所述?#25442;?#22810;个逆变换函数的所述多个输出值。
8.根据权利要求1所述的方法,其中所述视频数据块对应于以下各者中的一者:(i)所
述位流中经译码的?#35745;?#20013;的一行16个像素,(ii)所述位流中经译码的所述?#35745;?#20013;的两行8
个像素,或(iii)所述位流中经译码的?#35745;?#20013;的四行4个像素。
9.根据权利要求1所述的方法,其中所述?#25442;?#22810;个逆变换函数包含?#25442;?#22810;个算术运算
级,每一算术运算级包括加法运算或减法运算中的?#25442;?#22810;者。
10.根据权利要求1所述的方法,其中所述变换分区类型是除16点变换外的一个类型,
且所述?#25442;?#22810;个逆变换函数包括16点逆变换函数。
11.根据权利要求1所述的方法,其中所述变换分区类型包括以下各者中的一者:(i)两
个8点变换,(ii)一个8点变换和两个4点变换,或(iii)四个4点变换,且所述?#25442;?#22810;个逆变
换函数包括一个16点逆变换函数。
12.一种用于对经译码位流中的视频数据块进行解码的设备,其包括:
存储器,其经配置以存储与所述经译码位流中的所述视频数据块相关联的数据;
以及
处理器,其与所述存储器通信且经配置以:
确定与所述块相关联的变换分区类型,所述块与至少部分地经由对与所述块相关联的
多个像素值应用?#25442;?#22810;个变换函数所确定的多个变换系数相关联;
基于所述变换分区类型确定所述多个变换系数将输入到对应于所述?#25442;?#22810;个变换函
数的?#25442;?#22810;个逆变换函数的次序;
至少部分地经由以所述确定的次序将所述多个变换系数输入到所述?#25442;?#22810;个逆变换
函数而获得多个输出值;以及
至少部分地基于所述多个输出值对所述经译码位流中的所述视频数据块进行解码。
13.根据权利要求12所述的设备,其中所述处理器进一步经配置以至少部分地经由至
少部分地基于所述变换分区类型重新布置所述多个变换系数而确定所述多个变换系数将
输入到所述?#25442;?#22810;个逆变换函数的所述次序。
14.根据权利要求12所述的设备,其中所述处理器进一步经配置以至少部分地经由至
少部分地基于所述变换分区类型重新布置所述多个变换系数的一部分但不是全部而确定
所述多个变换系数将输入到所述?#25442;?#22810;个逆变换函数的所述次序。
15.根据权利要求12所述的设备,其中所述处理器进一步经配置以至少部分地基于与
所述视频数据块相关联的所述变换分区类型而选择性绕过所述?#25442;?#22810;个逆变换函数的一
或多个算术运算级。
16.根据权利要求12所述的设备,其中所述处理器进一步经配置以至少部分地基于与
所述视频数据块相关联的所述变换分区类型而选择性绕过所述?#25442;?#22810;个逆变换函数的单
个级的算术运算的一部分但不是全部,所述单个级包含用于输入到所述?#25442;?#22810;个逆变换函
数的每一变换系数的一个算术运算。
17.根据权利要求12所述的设备,其中所述?#25442;?#22810;个逆变换函数包括16点阿达马逆变
换函数、8点阿达马逆变换函数或4点阿达马逆变换函数中的?#25442;?#22810;者。
18.根据权利要求12所述的设备,其中所述处理器进一步经配置以至少部分地基于所
述变换分区类型而重新布置所述?#25442;?#22810;个逆变换函数的所述多个输出值。
19.根据权利要求12所述的设备,其中所述视频数据块对应于以下各者中的一者:(i)
所述位流中经译码的?#35745;?#20013;的一行16个像素,(ii)所述位流中经译码的所述?#35745;?#20013;的两行
8个像素,或(iii)所述位流中经译码的?#35745;?#20013;的四行4个像素。
20.根据权利要求12所述的设备,其中所述?#25442;?#22810;个逆变换函数包含?#25442;?#22810;个算术运
算级,每一算术运算级包括加法运算或减法运算中的?#25442;?#22810;者。
21.根据权利要求12所述的设备,其中所述变换分区类型是除16点变换外的一个类型,
且所述?#25442;?#22810;个逆变换函数包括16点逆变换函数。
22.根据权利要求12所述的设备,其中所述变换分区类型包括以下各者中的一者:(i)
两个8点变换,(ii)一个8点变换和两个4点变换,或(iii)四个4点变换,且所述?#25442;?#22810;个逆
变换函数包括一个16点逆变换函数。
23.一种非暂时性计算机可读媒体,其包括在执行时致使设备进行以下操作的代码:
存储与经译码位流中的视频数据块相关联的数据;
确定与所述块相关联的变换分区类型,所述块与至少部分地经由对与所述块相关联的
多个像素值应用?#25442;?#22810;个变换函数所确定的多个变换系数相关联;
基于所述变换分区类型确定所述多个变换系数将输入到对应于所述?#25442;?#22810;个变换函
数的?#25442;?#22810;个逆变换函数的次序;
至少部分地经由以所述确定的次序将所述多个变换系数输入到所述?#25442;?#22810;个逆变换
函数而获得多个输出值;以及
至少部分地基于所述多个输出值对所述经译码位流中的所述视频数据块进行解码。
24.根据权利要求23所述的计算机可读媒体,其中所述代码致使所述设备至少部分地
经由至少部分地基于所述变换分区类型重新布置所述多个变换系数而确定所述多个变换
系数将输入到所述?#25442;?#22810;个逆变换函数的所述次序。
25.根据权利要求23所述的计算机可读媒体,其中所述代码进一步致使所述设备至少
部分地基于与所述视频数据块相关联的所述变换分区类型而选择性绕过所述?#25442;?#22810;个逆
变换函数的?#25442;?#22810;个算术运算级。
26.根据权利要求23所述的计算机可读媒体,其中所述变换分区类型包括以下各者中
的一者:(i)两个8点变换,(ii)一个8点变换和两个4点变换,或(iii)四个4点变换,且所述
?#25442;?#22810;个逆变换函数包括一个16点逆变换函数。
27.一种视频译码装置,其经配置以对经译码位流中的视频数据块进行解码,所述视频
译码装置包括:
用于存储与经译码位流中的视频数据块相关联的数据的装置;
用于确定与所述块相关联的变换分区类型的装置,所述块与至少部分地经由对与所述
块相关联的多个像素值应用?#25442;?#22810;个变换函数所确定的多个变换系数相关联;
用于基于所述变换分区类型确定所述多个变换系数将输入到对应于所述?#25442;?#22810;个变
换函数的?#25442;?#22810;个逆变换函数的次序的装置;
用于至少部分地经由以所述确定的次序将所述多个变换系数输入到所述?#25442;?#22810;个逆
变换函数而获得多个输出值的装置;以及
用于至少部分地基于所述多个输出值对所述经译码位流中的所述视频数据块进行解
码的装置。
28.根据权利要求27所述的视频译码装置,其中确定所述多个变换系数将输入到所述
?#25442;?#22810;个逆变换函数的所述次序包括至少部分地基于所述变换分区类型而重新布置所述
多个变换系数。
29.根据权利要求27所述的视频译码装置,其进一步包括用于至少部分地基于与所述
视频数据块相关联的所述变换分区类型选择性绕过所述?#25442;?#22810;个逆变换函数的?#25442;?#22810;个
算术运算级的装置。
30.根据权利要求27所述的视频译码装置,其中所述变换分区类型包括以下各者中的
一者:(i)两个8点变换,(ii)一个8点变换和两个4点变换,或(iii)四个4点变换,且所述一
或多个逆变换函数包括一个16点逆变换函数。

说明书

用于再使用变换结构用于多分区变换的系统和方法

技术领域

本发明涉及视频译码和压缩的领域,且确?#26800;?#35828;,涉及用于在显示链路上发射的
视频压缩,例如显示链路视频压缩。

背景技术

可将数字视?#30340;?#21147;并入到多种多样的显示器中,包含数?#20540;?#35270;、个人数?#31181;?#29702;
(PDA)、膝上型计算机、台式监测器、数码相机、数字记录装置、数?#32622;?#20307;播放器、视频游戏装
置、视频游戏机、蜂窝或卫星无线电电话、视频电话会议装置及类似者。显示链路用于将显
示器连接到适当源装置。显示链路的带宽要求与显示器的分辨?#39135;?#27604;例,且因此,高分辨率
显示器需要大带宽显示链路。一些显示链路不具有支撑高分辨率显示器的带宽。可使用视
频压缩减少带宽要求,使得可使用?#31995;?#24102;宽显示链?#26041;?#25968;字视频提供到高分辨率显示器。

其它人已试着利用对像素数据的图像压缩。然而,此类方案有时并不视觉上无损,
或可能在常规显示装置中实施起来困?#20122;?#26114;贵。

视频电子标准协会(VESA)已开发了显示流压缩(DSC)作为用于显示链路视频压缩
的标准。例如DSC的显示链路视频压缩技术应(尤其)提供视觉无损的?#35745;?#36136;量(即,?#35745;?#20855;
有质量等级,使得用户不能断定压缩为作用中的)。显示链路视频压缩技术还应提供用常规
?#24067;?#23454;时实施起来简单且廉价的方案。

发明内容

本发明的系统、方法和装置各自具有若干创新方面,其中没有单个方面单独负责
本文中所揭示的合乎需要的属性。

在一个方面中,一种对经译码位流中的视频数据块进行解码的方法包含:确定与
所述块相关联的变换分区类型,所述块与至少部分地经由对与所述块相关联的多个像素值
应用?#25442;?#22810;个变换函数所确定的多个变换系数相关联?#25442;?#20110;所述变换分区类型确定所述多
个变换系数将输入到对应于所述?#25442;?#22810;个变换函数的?#25442;?#22810;个逆变换函数的次序;至少部
分地经由以所述确定的次序将所述多个变换系数输入到所述?#25442;?#22810;个逆变换函数而获得
多个输出值;以及至少部分地基于所述多个输出值对所述经译码位流中的所述视频数据块
进行解码。

在另一方面,一种用于对经译码位流中的视频数据块进行解码的设备包含存储器
以及与所述存储器通信的处理器。所述存储器经配置以存储与所述经译码位流中的所述视
频数据块相关联的数据。所述处理器经配置以:确定与所述块相关联的变换分区类型,所述
块与至少部分地经由对与所述块相关联的多个像素值应用?#25442;?#22810;个变换函数所确定的多
个变换系数相关联?#25442;?#20110;所述变换分区类型确定所述多个变换系数将输入到对应于所述一
或多个变换函数的?#25442;?#22810;个逆变换函数的次序;至少部分地经由以所述确定的次序将所述
多个变换系数输入到所述?#25442;?#22810;个逆变换函数而获得多个输出值;以及至少部分地基于所
述多个输出值对所述经译码位流中的所述视频数据块进行解码。

在另一方面,一种非暂时性计算机可读媒体含有在执行时致使设备进行以下操作
的代码:存储与经译码位流中的视频数据块相关联的数据;确定与所述块相关联的变换分
区类型,所述块与至少部分地经由对与所述块相关联的多个像素值应用?#25442;?#22810;个变换函数
所确定的多个变换系数相关联?#25442;?#20110;所述变换分区类型确定所述多个变换系数将输入到对
应于所述?#25442;?#22810;个变换函数的?#25442;?#22810;个逆变换函数的次序;至少部分地经由以所述确定的
次序将所述多个变换系数输入到所述?#25442;?#22810;个逆变换函数而获得多个输出值;以及至少部
分地基于所述多个输出值对所述经译码位流中的所述视频数据块进行解码。

在另一方面,一种视频译码装置,其经配置以对经译码位流中的视频数据块进行
解码,所述视频译码装置包含:用于存储与经译码位流中的视频数据块相关联的数据的装
置;用于确定与所述块相关联的变换分区类型的装置,所述块与至少部分地经由对与所述
块相关联的多个像素值应用?#25442;?#22810;个变换函数所确定的多个变换系数相关联;用于基于所
述变换分区类型确定所述多个变换系数将输入到对应于所述?#25442;?#22810;个变换函数的?#25442;?#22810;
个逆变换函数的次序的装置;用于至少部分地经由以所述确定的次序将所述多个变换系数
输入到所述?#25442;?#22810;个逆变换函数而获得多个输出值的装置;以及用于至少部分地基于所述
多个输出值对所述经译码位流中的所述视频数据块进行解码的装置。

附图说明

图1A是说明可利用根据本发明中描述的方面的技术的实例视频编码和解码系统
的框图。

图1B是说明可执行根据本发明中描述的方面的技术的另一实例视频编码和解码
系统的框图。

图2A是说明可实施根据本发明中描述的方面的技术的视频编码器的实例的框图。

图2B是说明可实施根据本发明中描述的方面的技术的视频解码器的实例的框图。

图3是编码器侧上的变换分割的实例。

图4是解码器侧上的变换分割的实例。

图5A到5D说明在各种分区类型中使用的实例像素分区。

图6A到6D说明使用单个逆变换的变换结构的各种分区类型的实例实施方案。

图7是说明根据本发明中描述的方面由解码器执行的用于再使用用于多分区变换
的变换结构的方法的框图。

图8是根据本发明中描述的方面的解码器侧上的变换分割的实例。

具体实施方式

一般来说,本发明涉及改善例如显示链路视频压缩中利用的?#20999;?#35270;频压缩技术的
方法。更具体来说,本发明涉及用于使用单个变换结构实施多长度变换函数的系统和方法。

虽然本文在作为显示链路视频压缩技术的实例的显示流压缩(DSC)标准的上下文
中描述某些实施例,但所属领域的技术人员将了解本文所揭示的系统和方法可适用于任何
合适的视频译码标准。举例来说,本文中所公开的实施例可适用于以下标准中的?#25442;?#22810;者:
国际电信联盟(ITU)电信标准化部门(ITU-T)H.261、国?#26102;?#20934;化组织/国际电工委员会
(ISO/IEC)移动图像专家组-1(MPEG-1)Visual、ITU-T H.262或ISO/IEC MPEG-2Visual、
ITU-T H.263、ISO/IEC MPEG-4Visual、ITU-T H.264(也称为ISO/IEC MPEG-4AVC)、高效率
视频译码(HEVC),以及此类标准的任?#21355;?#23637;。并且,本发明中描述的技术可变为将来开发的
标准的部分。换句话说,本发明中描述的技术可适用于先前开发的视频译码标准、当前正在
开发的视频译码标准和即将出现的视频译码标准。此外,本发明中描述的技术可适用于涉
及基于变换的图像/视频压缩的任何译码方案。

视频编码器可对待译码的像素值或残余值应用?#25442;?#22810;个变换以便实现额外压缩。
举例来说,编码器可对视频数据块(例如,像素值或残余值)应用?#25442;?#22810;个变换?#19968;?#24471;变换
系数块(例如,对应于所述视频数据块的变换系数块)。在一些实施方案中,编码器执行不同
大小的若干变换(例如,四个不同的变换集合)且选择针对图像或视频数据的特定块或部分
产生最佳性能(例如,最接近于所需速?#36866;?#30495;性能)的变换。编码器可在位流中用信号表示
变换选择信号以向解码器指示所选择变换。

在现有的解码器?#24067;?#23454;施方案中,单独的逆变换块用于每一变换分区类型。举例
来说,如果编码器经配置以从四个不同分区类型进行选择,那么经配置以对由所述编码器
产生的位流进行解码的对应解码器也包含四个?#24067;?#38598;合(例如,彼此之间?#36824;?#20139;的寄存器、
加法器、减法器等),其各自对应于所述四个不同分区类型。每一?#24067;?#38598;合产生馈送到例如
多路复用器(MUX)的输出值的集合,且解码器基于分区选择信号而选择适当的输出值集合。

然而,使用多个逆变换块对传入的经分割位流进行解码不利地影响解码器的成本
?#34892;?#24615;,因为?#24067;?#23454;施方案尤其对解码器侧上的芯片面积和/或实施方案成本敏?#23567;?#22240;此,
涉及用于以更有成本效益的方式对涉及多个变换分区大小设计的经变换译码位流进行解
码的改进的方法是需要的。

在本发明中,描述对涉及多个变换分区大小设计的经变换译码位流进行解码的改
进的方法。举例来说,16点变换的实例实施方案可包含例如加法器和/或减法器等?#24067;?#36825;
些加法器和/或减法器可用以执行其它变换,例如8点和4点变换,而不必添加实施与用于实
施16点变换的?#24067;?#20998;开且独立的这些8点和4点变换所必要的全变换结构。换句话说,通过
再使用用以实施编码器和/或解码器可能需要执行的各种变换的?#24067;?#30340;某些部分,可减少
用于实施这些变换的?#24067;?#35201;求。

视频译码标准

例如视频图像、TV图像、静态图像或由录像机或计算机产生的图像的数字图像可
包含布置成水平和垂直线的像素或样本。单个图像中的像素的数目通常有数万个。每一像
素通常含有明度和色度信息。在无压缩的情况下,将从图像编码器传送到图像解码器的信
息的绝对量将致使实时图像发射不可行。为了减少待发射的信息的量,已开发出例如JPEG、
MPEG及H.263标准等数个不同压缩方法。

视频译码标准包含ITU-T H.261、ISO/IEC MPEG-1Visual、ITU-T H.262或ISO/IEC
MPEG-2Visual、ITU-T H.263、ISO/IEC MPEG-4Visual、ITU-T H.264(也称为ISO/IEC MPEG-
4AVC),以及包含此类标准的扩展的HEVC。

此外,视频译码标准(即,DSC)已由VESA开发。DSC标准为可压缩视频以供经由显示
链路传输的视频压缩标准。随着显示器的分辨?#35797;?#22823;,驱动显示器需要的视频数据的带宽
对应地增大。针对此类分辨?#21097;?#19968;些显示链路可能不具有带宽来将所有视频数据传输到显
示器。因此,DSC标准指定用于通过显示链路的可互操作、视觉无损压缩的压缩标准。

DSC标准不同于其它视频译码标准,例如,H.264和HEVC。DSC包含帧内压缩,但不包
含帧间压缩,这意味着DSC标准在译码视频数据时不可使用时间信息。相比之下,其它视频
译码标准可在其视频译码技术中使用帧间压缩。

视频译码系统

下文参考附图更充分地描述新颖系统、设备及方法的各个方面。然而,本发明可以
许多不同形式来体现,?#20063;?#24212;将其解释为限于贯穿本发明所呈现的任何特定结构或功能。
相反地,提供这些方面以使得本发明将透彻且完整,并且将向所属领域的技术人?#32972;?#20998;传
达本发明的范围。基于本文中的教示,所属领域的技术人员应了解,本发明的范围既定涵盖
无论是独立于本发明的任何其它方面而实施还是与之组合而实施的本文中所揭示的新颖
系统、设备及方法的任何方面。举例来说,可以使用本文中所阐述的任何数目个方面?#35789;?#26045;
设备或实践方法。另外,本发明的范围既定涵盖使用除本文中所阐述的本发明的各种方面
之外的或不同于本文中所阐述的本发明的各种方面的其它结构、功能性或结构与功能性来
实践的此设备或方法。应理解,可通过权利要求的?#25442;?#22810;个要素来体现本文中所公开的任
何方面。

尽管本文描述了特定方面,但这些方面的许多变化及排列落在本发明的范围内。
尽管提及了优选方面的一些益处及优点,但本发明的范围不希望限于特定益处、用途或目
标。而是,本发明的方面既定广泛地适用于不同无线技术、系统配置、网络及发射协议,其中
的一些是借助于实例而在图中以及在优选方面的以下描述中说明。具体实施方式和图式仅
说明本发明,而不是限制由所附权利要求书和其等效物界定的本发明的范围。

附图说明若干实例。由附图中的参考标号指示的元件对应于在以下描述中由相同
参考标号指示的元件。在本发明中,名称以序数词(例如,“第一”、“第二”、“第三”等)开始的
元件未必暗示所述元件具有特定次序。而是,此些序数?#24335;?#29992;于指代相同或类似类型的不
同元件。

图1A为说明可利用根据本发明中所描述的方面的技术的实例视频译码系统10的
框图。如本文中所描述地使用,术语“视频译码器”或“译码器”一般指视频编码器和视频解
码器两者。在本发明中,术语“视频译码”或“译码”可一般地指代视频编码和视频解码。除了
视频编码器和视频解码器外,本申请案中描述的方面可扩展到其它相关装置,例如,转码器
(例如,可解码位流且重新编码另一位流的装置)及中间框(例如,可修改、变换及/或另外操
纵位流的装置)。

如图1A中所示,视频译码系统10包含源装置12(即,“视频译码装置12”或“译码装
置12”),其产生将在稍后时间由目的地装置14(即,“视频译码装置14”或“译码装置14”)解
码的经编码视频数据。在图1A的实例中,源装置12和目的地装置14构成单独装置。然而,应
注意,源装置12和目的地装置14可在同一装置上或为同一装置的一部分,如在图1B的实例
中所展示。

再次参考图1A,源装置12和目的地装置14可分别包括广泛范围的装置(也被称作
视频译码装置)中的任一者,包含桌上型计算机、笔记本(例如,膝上型计算机)计算机、平板
计算机、机顶?#23567;?#20363;如所谓的“智能”电话的电话手?#21482;?#25152;谓的“智能”平板、电视机、相机、
显示装置、数?#32622;?#20307;播放器、视频游戏控制台、视频流式传输装置或类似物。在各种实施例
中,源装置12和目的地装置14可经装备以用于无线通信(即,经配置以经由无线通信进行通
信)。

视频译码系统10的视频译码装置12、14可经配置以经由无线网络和无线电技术进
行通信,例如无线广域网(WWAN)(例如,蜂窝式)和/或无线局域网(WLAN)载波。术语“网络”
和“系统”通常可互换使用。视频译码装置12、14中的每一者可为用户设备(UE)、无线装置、
终端、移动台、订户单元等。

WWAN载波可包含(例如)无线通信网络,例如码分多址(CDMA)、时分多址(TDMA)、频
分多址(FDMA)、正交FDMA(OFDMA)、单载波FDMA(SC-FDMA)和其它网络。CDMA系统可实施例如
通用地面无线电接入(UTRA)、CDMA2000等无线电技术。UTRA包含宽带CDMA(WCDMA)和CDMA的
其它变体。CDMA2000涵盖IS-2000、IS-95和IS-856标准。TDMA网络可以实施无线电技术,例
如全球移动通信系统(GSM)。OFDMA网络可实施例如演进型UTRA(E-UTRA)、超移动宽带
(UMB)、IEEE 802.11(Wi-Fi)、IEEE802.16(WiMAX)、IEEE 802.20、Flash-OFDMA等无线电技
术。UTRA和E-UTRA是通用移动电信系统(UMTS)的部分。3GPP长期演进(LTE)和LTE高级(LTE-
A)为UMTS的使用E-UTRA的新版本。UTRA、E-UTRA、UMTS、LTE、LTE-A及GSM描述于来自名为“第
三代合作伙伴计划”(3GPP)的组织的文献中。CDMA2000和UMB描述于来自名为“第三代合作
伙伴计划2”(3GPP2)的组织的文献中。

视频译码系统10的视频译码装置12、14还可根据例如IEEE 802.11标准等?#25442;?#22810;
个标准经由WLAN基站彼此通信,包含例如这些修正:802.11a-1999(通常称为“802.11a”)、
802.11b-1999(通常称为“802.11b”)、802.11g-2003(通常称为“802.11g”)等。

目的地装置14可经由链路16接收待解码的经编码视频数据。链路16可包括能够将
经编码视频数据从源装置12移动到目的地装置14的任何类型的媒体或装置。在图1A的实例
中,链路16可包括使得源装置12能够实时将经编码视频数据发射到目的地装置14的通信媒
体。可根据通信标准(例如,无线通信协议)调制经编码的视频数据,并将其发射到目的地装
置14。通信媒体可包括任何无线或有线通信媒体,例如射频(RF)频谱或?#25442;?#22810;个物理传输
线。通信媒体可形成分组网络(例如,局域网、广域网或全球网络,例如因特网)的部分。通信
媒体可包含路由器、?#25442;换?#22522;站或可用于促进从源装置12到目的地装置14的通信的任一
其它设备。

在图1A的实例中,源装置12包含视频源18、视频编码器20(也被简单地称作编码器
20)和输出接口22。在一些情况下,输出接口22可包括调制器/解调器(调制解调器)和/或发
射器。在源装置12中,视频源18可包含诸如以下各者的源:视频捕获装置(例如,摄像机)、含
有先前所捕获的视频的视频存档、用以从视?#30340;?#23481;提供者接收视频的视频馈送接口及/或
用于产生计算机图形数据以作为源视频的计算机图形系统,或此类源的组合。作为一个实
例,如果视频源18是摄像机,那么源装置12和目的地装置14可形成所谓的“相机电话”或“视
频电话?#20445;?#22914;图1B的实例中所说明。然而,本发明中所描述的技术一般来说可适用于视频译
码,且可应用于无线和/或有线应用。

可由视频编码器20对所俘获、预俘获或计算机产生的视频进行编码。经编码视频
数据可经由源装置12的输出接口22发射到目的地装置14。经编码视频数据也可(或替代地)
存储到存储装置31上以供稍后由目的地装置14或其它装置存取以用于解码和/或重放。图
1A和1B中说明的视频编码器20可包括图2A中说明的视频编码器20或本文中所描述的任一
其它视频编码器。

在图1A的实例中,目的地装置14包含输入接口28、视频解码器30(也被简单地称作
解码器30)和显示装置32。在一些情况下,输入接口28可包括接收器及/或调制解调器。目的
地装置14的输入接口28可通过链路16和/或从存储装置31接收经编码视频数据。通过链路
16传达或在存储装置31上提供的经编码视频数据可包含由视频编码器20产生的多种语法
元素,用于由例如视频解码器30的视频解码器在解码视频数据时使用。此类语法元素可与
在通信媒体上发射、存储于存储媒体上或存储文件服务器的经编码视频数据包含在一起。
图1A和1B中说明的视频解码器30可包括图2B中说明的视频解码器30或本文中所描述的任
何其它视频解码器。

显示装置32可与目的地装置14集成在一起或在目的地装置14的外部。在一些实例
中,目的地装置14可包括集?#19978;?#31034;装置?#19968;?#21487;经配置以与外部显示装置介接。在其它实例
中,目的地装置14可为显示装置。一般来说,显示装置32将经解码视频数据显示给用户,且
可包括多种显示装置中的任一者,例如液晶显示器(LCD)、等离子显示器、有机发光二极管
(OLED)显示器或另一类型的显示装置。

在相关方面中,图1B展示实例视频译码系统10',其中源装置12和目的地装置14在
装置11上或为其部分。装置11可为电话手?#21482;?#20363;如“智能”电话或其类似者。装置11可包含
与源装置12和目的地装置14操作性通信的处理器/控制器装置13(任选地存在)。图1B的视
频译码系统10'和其组件另外类似于图1A的视频译码系统10和其组件。

视频编码器20和视频解码器30可根据视频压缩标准(例如,DSC)操作。替代地,视
频编码器20和视频解码器30可根据其它专有或行业标准而操作,例如替代地称为MPEG-4第
10部分AVC的ITU-T H.264标准、HEVC或这些标准的扩展。但是,本发明的技术不限于任何特
定译码标准。视频压缩标准的其它实例包含MPEG-2和ITU-T H.263。

尽管图1A和1B的实例中未展示,但视频编码器20和视频解码器30可各自与音频编
码器和解码器集成,且可包含适当的多路复用器-多路分用器(MUX-DEMUX)单元或其它?#24067;?br />和软件以处置共同数据流或单独数据流中的音频和视频两者的编码。在一些实例中,如果
适用的话,那么MUX-DEMUX单元可以符合ITU H.223多路复用器协议,或例如用户数据报协
议(UDP)等其它协议。

视频编码器20和视频解码器30各自可实施为多种合适的编码器电?#20998;?#30340;任一者,
例如?#25442;?#22810;个微处理器、数?#20013;?#21495;处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列
(FPGA)、离散逻辑、软件、?#24067;?#22266;件或其任何组合。当部分地用软件实施所述技术时,装置
可将用于所述软件的指令存储在合适的非暂时性计算机可读媒体中且使用?#25442;?#22810;个处理
器用?#24067;?#25191;行所述指令以执行本发明的技术。视频编码器20和视频解码器30中的每一者可
包含在?#25442;?#22810;个编码器或解码器中,所述编码器或解码器中的任一者可集成为相应装置中
的组合编码器/解码器的部分。

视频译码过程

如上文简要提及,视频编码器20编码视频数据。视频数据可以包括?#25442;?#22810;个?#35745;?br />?#35745;?#20013;的每一者为形成视频的部分的静态图像。在一些情况下,?#35745;?#21487;被称作视频“帧”。当
视频编码器20对视频数据(例如,视频译码层(VCL)数据和/或非VCL数据)进行编码时,视频
编码器20可产生位流。位流可包含形成视频数据的经译码表示的位序列。位流可包含经译
码?#35745;?#21644;相关联的数据。经译码的?#35745;?#26159;?#35745;?#30340;经译码的表示。VCL数据可包含经译码?#35745;?br />数据(即,与经译码?#35745;?#30340;样本相关联的信息),且非VCL数据可包含与?#25442;?#22810;个经译码?#35745;?br />相关联的控制信息(例如,参数集和/或补充增强信息)。

为了产生位流,视频编码器20可对视频数据中的每一?#35745;?#25191;行编码操作。当视频
编码器20对?#35745;?#25191;行编码操作时,视频编码器20可产生一系列经译码?#35745;?#21644;相关联数据。
相关联数据可包含译码参数集合,例如量化参数(QP)。为了产生经译码?#35745;?#35270;频编码器20
可将?#35745;?#20998;割成大小相等的视频块。视频块可为样本的二维阵列。译码参数可定义用于视
频数据的每一块的译码选项(例如,译码模式)。可选择译码选项以便达成所要的?#36866;?#30495;性
能。

在一些实例中,视频编码器20可将?#35745;?#20998;割成多个切片。切片中的每一者可包含
图像(例如,帧)中的空间相异区域,所述区域可在无来自所述图像或帧中的其余区域的信
息的情况下独立地解码。每一图像或视频帧可在单一切片中编码,或每一图像或视频帧可
在若干切片中编码。在DSC中,经分配以编码每一切片的位数目可基本上恒定。作为对?#35745;?br />执行编码操作的部分,视频编码器20可对?#35745;?#30340;每一切片执行编码操作。当视频编码器20
对切片执行编码操作时,视频编码器20可产生与切片相关联的经编码数据。与切片相关联
的经编码数据可被称为“经译码切片”。

DSC视频编码器

图2A为说明可实施根据本发明中描述的方面的技术的视频编码器20的实例的框
图。视频编码器20可经配置以执行本发明的技术中的一些或全部。在一些实例中,本发明中
描述的技术可在视频编码器20的各种组件之间共享。在一些实例中,另外或替代地,处理器
(未图示)可经配置以执行本发明中描述的技术中的一些或全部。

出于解释的目的,本发明在DSC译码的情况下描述视频编码器20。然而,本发明的
技术可以适用于其它译码标准或方法。

在图2A的实例中,视频编码器20包含多个功能组件。视频编码器20的功能组件包
含色彩-空间转换器105、缓冲器110、平度检测器115、速率控制器120、预测器、量化器和重
构器组件125、线缓冲器130、带索引的色彩历史135、熵编码器140、子流多路复用器145和速
率缓冲器150。在其它实例中,视频编码器20可包含更多、更少或不同功能组件。

色彩-空间转换器105可将输入的色彩-空间转换到在译码实施方案中使用的色
彩-空间。举例来说,在一个示范性实施例中,输入视频数据的色彩-空间在红、绿和蓝(RGB)
色彩-空间中,且以明度Y、色度绿Cg和色度橙Co(YCgCo)色彩-空间实施译码。色彩-空间转
换可通过包含移位和添加到视频数据的方法执行。应注意,可处理其它色彩空间中的输入
视频数据,且也可执行到其它色彩空间的变换。

在有关方面中,视频编码器20可包含缓冲器110、线缓冲器130和/或速率缓冲器
150。举例来说,缓冲器110可在经色彩-空间转换的视频数据由视频编码器20的其它部分使
用前将其保持(例如,存储)。在另一实例中,视频数据可存储在RGB色彩-空间中,且可按需
要执行色彩-空间转换,这是由于经色彩-空间转换的数据可能需要较多位。

速率缓冲器150可充当视频编码器20中的速率控制机制的部分,其将在下文中结
合速率控制器120更详细地被描述。编码每一块花费的位数目可基本上高度基于所述块的
性质而变化。速率缓冲器150可使经压缩视频的速率变化平?#21462;?#22312;一些实施例中,采用恒定
位速率(CBR)缓冲器模型,其中存储在速率缓冲器(例如,速率缓冲器150)中的位是以恒定
位速率从速率缓冲器移除。在CBR缓冲器模型中,如果视频编码器20将过多的位添加到位
流,那?#27492;?#29575;缓冲器150可上溢。另一方面,视频编码器20可能需要添加足够位以便防止速
率缓冲器150的下溢。

在视频解码器侧上,可以恒定位率将位添加到视频解码器30的速率缓冲器155(见
下文进一步详细描述的图2B),且视频解码器30可针对每一块去除可变数目个位。为了确保
适当解码,视频解码器30的速率缓冲器155在经压缩位流的解码期间不应“下溢”或“上溢”。

在一些实施例中,可基于表?#38236;?#21069;在缓冲器中的位数的值BufferCurrentSize和
表示速率缓冲器150的大小(即,在任一时间点可存储在速率缓冲器150中的最大位数)的
BufferMaxSize来定义缓冲器满度(BF)。BF可计算为:

BF=((BufferCurrentSize*100)/BufferMaxSize)

平度检测器115可检测视频数据中的复杂(即,非平坦)区到视频数据中的平坦
(即,简单或均匀)区的改变。术语?#26696;?#26434;”和“平坦”将在本文中用以大体指视频编码器20编
码视频数据的相应区域的困?#36873;?#22240;此,如本文中使用的术语?#26696;?#26434;”将视频数据的区域大体
描述为视频编码器20编码起来复杂,且可(例如)包含纹理化的视频数据、高空间频率和/或
编码起来复杂的其它特征。如本文中使用的术语“平坦”将视频数据的区域大体描述为视频
编码器20编码起来简单,且可(例如)包含视频数据中的?#20132;?#26799;度、低空间频率和/或编码起
来简单的其它特征。复杂与平坦区域之间的过渡可由视频编码器20用以减少经编码视频数
据中的量化假象。具体来说,当识别到从复杂到平坦区域的过渡时,速率控制器120和预测
器、量化器和重构器组件125可减少此类量化假象。

速率控制器120确定译码参数的集合,例如,QP。QP可由速率控制器120基于速率缓
冲器150的缓冲器满度和视频数据的图像活动来调整,以便最大化针对目标位率的?#35745;?#36136;
量,这确保速率缓冲器150不上溢或下溢。速率控制器120还选择用于视频数据的每一块的
特定译码选项(例如,特定模式),以便达成最优速率-失真性能。速率控制器120最小化经重
构图像的失真以使?#30431;?#29575;控制器120满足位速?#35797;际?#21363;,总体实际译码速率配合于目标位
速率内。

预测器、量化器和重构器组件125可执行视频编码器20的至少三个编码操作。预测
器、量化器和重构器组件125可以许多不同模式执行预测。一个实例预测模式为中值自?#35270;?br />预测的修改版本。中值自?#35270;?#39044;测可由无损JPEG标准(JPEG-LS)实施。可由预测器、量化器
和重构器组件125执行的中值自?#35270;?#39044;测的经修改版本?#31245;?#35768;三个连续样本值的并行预
测。另一实例预测模式为块预测。在块预测中,?#30001;?#26041;线路或同一线路左方中的先前经重构
像素预测样本。在一些实施例中,视频编码器20及视频解码器30都可对经重构像素执行相
同搜索,以确定块预测使用情况,且因此,不需要在块预测模式中发送位。在其它实施例中,
视频编码器20可执行搜索并在所述位流中用信号表示块预测向量,使得视频解码器30无需
执行单独搜索。也可实施中点预测模式,其中使用组件范围的中点来预测样本。中点预测模
式可在甚至最坏情况样本中实现对于经压缩视频需要的位数的界限。如下文参考图7进一
步论述,预测器、量化器和重构器组件125可经配置以通过执行在图7中说明的方法而对视
频数据块(或任何其它预测单元)进行译码(例如,编码或解码)。

预测器、量化器和重构器组件125还执行量化。举例来说,可经由可使用移位器实
施的幂2量化器执行量化。应注意,可实施其它量化技术,代替幂2量化器。由预测器、量化器
和重构器组件125执行的量化可基于由速率控制器120确定的QP。最后,预测器、量化器和重
构器组件125还执行重构,包含将经逆量化的残余加到经预测值和确保结果不落在样本值
的?#34892;?#33539;围之外。

应注意,以上描述的由预测器、量化器和重构器组件125执行的预测、量化和重构
的实例方法只是说明性的且可实施其它方法。还应注意,预测器、量化器和重构器组件125
可包含用于执行预测、量化和/或重构的子组件。进一步注意,预测、量化和/或重构可由若
干单独的编码器组件代替预测器、量化器和重构器组件125执行。

线缓冲器130保持(例如,存储)来自预测器、量化器和重构器组件125的输出以使
得预测器、量化器和重构器组件125和带索引的色彩历史135可使用所缓冲视频数据。带索
引的色彩历史135存储最近使用的像素值。这些最近使用的像素值可由视频编码器20经由
专用语法直接参考。

熵编码器140基于带索引的色彩历史135和由平度检测器115识别的平度过渡编码
预测残余以及从预测器、量化器和重构器组件组件125接收的任何其它数据(例如,由预测
器、量化器和重构器组件125识别的索引)。在一些实例中,熵编码器140可每时?#29992;?#23376;流编
码器编码三个样本。子流多路复用器145可基于无标头包多路复用方案多路复用位流。这允
许视频解码器30并行地运行三个熵解码器,从而有助于每时钟解码三个像素。子流多路复
用器145可优化分组次序,使得视频解码器30可?#34892;?#22320;解码分组。应注意,可实施熵译码的
不同方法,这可有助于每时钟解码2的幂个像素(例如,2个像素/时钟或4个像素/时钟)。

DSC视频解码器

图2B是说明可实施本发明中描述的方面的技术的视频解码器30的实例的框图。视
频解码器30可经配置以执行本发明的技术中的一些或全部。在一些实例中,本发明中描述
的技术可在视频解码器30的各种组件之间共享。在一些实例中,另外或替代地,处理器(未
图示)可经配置以执行本发明中描述的技术中的一些或全部。

出于解释的目的,本发明在DSC译码的情况下描述视频解码器30。然而,本发明的
技术可以适用于其它译码标准或方法。

在图2B的实例中,视频解码器30包含多个功能组件。视频解码器30的功能组件包
含速率缓冲器155、子流多路分用器160、熵解码器165、速率控制器170、预测器、量化器和重
构器组件175、带索引的色彩历史180、线缓冲器185和色彩-空间转换器190。视频解码器30
的说明的组件类似于以上关于图2A中的视频编码器20描述的对应组件。因而,视频解码器
30的组件中的每一个可以类似于如上所描述的视频编码器20的对应组件的方式操作。

变换译码

在本发明的一些实施例中,视频编码器(例如,视频编码器20)可对像素值或残余
值应用?#25442;?#22810;个变换以实现额外压缩。举例来说,编码器(例如,视频编码器20)可对视频数
据块(例如,像素值或残余值)应用?#25442;?#22810;个变换?#19968;?#24471;变换系数块(例如,对应于所述视频
数据块的变换系数块)。如上文所论述,在产生变换系数块之后,编码器可对所述变换系数
块执行量化过程,其中变换系数经量化以可能减少用以表示所述变换系数的数据量,从而
提供进一步压缩。

类?#39057;兀?#35270;频解码器(例如,视频解码器30)可接收由编码器产生的位流,其中所述
位流包含由所述编码器编码的视频数据的经译码表示。当解码器接收到位流时,解码器剖
析所述位流且从所述位流提取语法元素,且可基于从所述位流提取的语法元素重构视频数
据的?#35745;?#22522;于语法元素重构频数据的过程可与由编码器执行以产生语法元素的过程大体
上互逆。举例来说,解码器可逆量化位流中的变换系数块且对变换系数块执行逆变换以重
构位流中经译码的视频数据块。

在本发明的一些实施方案中,编码器(例如,视频编码器20)执行不同大小的若干
变换(例如,四个不同变换集合)且选择针对图像或视频数据的特定块或部分产生最佳性能
(例如,最接近于所需速?#36866;?#30495;性能)的变换。举例来说,编码器可执行(i)单个16点变换,
(ii)两个8点变换,(iii)一个8点变换和两个4点变换,或(iv)四个4点变换,其中每一选项
利用相同数目的输入(例如,像素数据)。因此,每一16像素的块可使用变换模式经编码,且
待经变换译码的16个像素可进一步分割成较小块大小(例如,4个像素、8个像素或任何其它
大小的分区),然后输入到变换函数。在16像素块的实例中,所述16像素块可表示(i)位流中
经译码的?#35745;?#20013;的单行16个像素,(ii)位流中经译码的?#35745;?#20013;的两行8个像素,(iii)位流
中经译码的?#35745;?#20013;的四行4个像素,或(iv)位流中经译码的?#35745;?#20013;的16个像素的任何其它
布置。图5A到5D说明当将对像素数据执行多于一个变换时可如何将像素数据划分成多个分
区。

在执行各种变换集合之后,编码器可分析与每一选项相关联的失真和位速?#26159;一?br />于所需性能选择所述选项中的一者。编码器可通过在经译码位流中用信号表示旗标或语法
元素而向解码器指示选定的选项。

分区格式

在一些实施例中,编码器(例如,视频编码器20)将待译码的?#35745;?#25110;帧中的像素划
分为较小分区(例如,16像素块)用于执行基于变换的图像压缩。举例来说,给定译码方案中
使用的分区格式(在本文中也被称作变换分区类型)可由以下各项组成:(i)一个16像素块,
(ii)两个8像素块,(iii)一个8像素块和两个4像素块的混合,以及(iv)四个4像素块,如图3
中所说明。在图3的实例中,将包含16个像素的块302输入到对应于不同变换组合的变换块
304、306、308和310。编码器(例如,视频编码器20)随后计算对应于与变换块304、306、308和
310相关联的变换中的每一者的失真成本312。在图3中,变换块304、306、308和310中的每一
者表示不同变换分区类型。举例来说,变换块304对应于单个16点变换,变换块306对应于两
个8点变换,变换块308对应于一个8点变换和两个4点变换的混合,且变换块310对应于四个
4点变换。另外,对应于变换块304、306、308和310中的每一者的变换系数在位流编码块314
处经译码为位流,且计算对应于变换块304、306、308和310中的每一者的位流成本316。基于
对应于变换块304、306、308和310中的每一者的失真成本312和位流成本316,编码器的选择
逻辑318选择与变换块304、306、308或310中的一者相关联的变换分区类型,其由分区选择
旗标或语法元素320指示。因此,在一些实施例中,选择逻辑318选择以最低位流成本产生最
低编码像素失真的变换分区类型。举例来说,当译码给定?#35745;?#26102;,编码器可确定在使用两个
8像素块(例如,8点变换)的情况下给定?#35745;?#30340;一个部分(例如,给定?#35745;?#20869;的16像素块)可
最佳经译码,?#20197;?#20351;用四个4像素块(例如,4点变换)的情况下给定?#35745;?#30340;另一部分可最佳
经译码。基于分区选择旗标或语法元素320的值,多路复用器322输出位流324以发送到解码
器。

在如图4中所说明的解码器侧上,解码器(例如,视频解码器30)或其组件(例如,位
流解码404)使用包含在输入位流402中的变换分区信息(例如,由分区选择旗标或语法元素
320指示的变换分区类型)来选择?#25442;?#22810;个逆变换(例如,与由编码器20选择的变换块304、
306、308或310相关联的变换的逆)以在对经压缩像素数据进行解码时使用。举例来说,解码
器从输入位流402提取变换系数和分区选择信号414。将变换系数传递到所有四个逆变换块
406、408、410和412,且使用分区选择信号414来选择所需逆变换。

在解码器的一些现有?#24067;?#23454;施方案中,针对每一分区类型使用单独的逆变换块。
举例来说,如果编码器经配置以从如图3中所说明的四个不同分区类型进行选择,那么经配
置以对由编码器产生的位流(例如,输入位流402)进行解码的对应解码器还包含四个?#24067;?br />集合(例如,在彼此之间?#36824;?#20139;的寄存器、加法器、减法器等),其各自对应于如图4中所说明
的变换406、408、410和412。每一逆变换产生馈送到多路复用器416的输出值的集合,且解码
器基于分区选择信号414(或指示用于编码给定块的分区类型的另一旗标或语法元素)而选
择其中的一者?#19968;?#24471;所述16像素块418的像素值。

图4中所示的?#24067;?#23454;施方案将需要七个独立逆变换块来解码四个分区结构(例如,
一个16像素块、两个8像素块和四个4像素块)。为了减少解码器侧上的实施方案成本(例如,
用以实施解码器的芯片面积),可通过在四个逆变换类型(例如,16、8+8、8+4+4和4+4+4+4)
之间再组织和再使用某些算术操作而实施逆变换函数。

?#24067;?#23454;施方案

如上文所论述,现有方法利用独立变换函数(例如,图4的实例中的七个独立变换
函数)来对包含多个分区大小的经变换译码位流进行解码。然而,使用多个逆变换块对传入
的经分割位流进行解码不利地影响解码器的成本?#34892;?#24615;,因为?#24067;?#23454;施方案对解码器侧上
的芯片面积和/或实施方案成本尤其敏?#23567;?#22240;此,用于以更有成本效益的方式对涉及多个变
换分区大小设计的经变换译码位流进行解码的改进的方法是需要的。

举例来说,16点变换的实例实施方案可包含加法器和减法器。这些加法器和减法
器可能全部需要执行16点变换(或逆变换),但相同的加法器和减法器(或16点变换的其它
?#24067;?也可以用以执行例如8点和4点变换等其它变换,而不必添加实施与用于实施16点变
换的?#24067;?#20998;开且独立的这些8点和4点变换所必要的全变换结构。换句话说,通过再使用用
以实施编码器和/或解码器可能需要执行的各种变换的?#24067;?#30340;某些部分,可减少用于实施
这些变换的?#24067;?#35201;求。

选择性绕过、重新路由或重排序

在本发明的一些实施例中,通过选择性关闭或绕过16点变换的某些部分和/或对
16点变换中的输入、输出或其它中间节点进行重新路由或重排序,16点变换可用以实施其
它类型的变换。举例来说,可将?#25442;?#22810;个多路复用器添加到16点变换以使得针对4点变换绕
过?#24067;?#30340;一个部分且针对8点变换绕过?#24067;?#30340;另一部分。虽然添加这些多路复用器将增加
成本/芯片面积,但这些多路复用器增加的成本和/或芯片面积仍将远少于完全实施用于每
一变换分区类型的?#24067;?#21464;换。

再使用?#24067;?#32467;构

因为用于编码的分区类型是显式地用信号表示(例如,图4的分区选择信号414),
?#20197;?#35299;码器侧上,需要针对16个输入系数的每一变换块执行仅单个分区类型的逆变换,所
以通过再使用且共享最大变换类型的?#24067;?#30340;某些部分可减少用于经分割变换的解码器实
施方案成本。举例来说,在一些实施方案中,使用一个16点逆阿达马变换以产生四个变换分
区类型(例如,16、8+8、8+4+4和4+4+4+4)。在一些实施例中,不使用额外加法器或减法器来
实施除16点变换外的逆变换。因此,可减少与解码器的实施方案成本和/或芯片面积关联。

在本发明的一些实施例中,对于每一变换分区类型,再使用最大变换类型中的算
术项?#35789;?#26045;变换分区类型。这允许所有所需的变换类型的实施,同时尤其在面积/成本较为
关键的解码器侧上维?#20540;?#23454;施方案面积/成本。虽然相对于解码器侧描述本发明的某些方
面,但本发明中描述的技术也可适用于编码器侧(例如,通过再使用且共享最大变换类型的
算术功能以实施其它变换类型)。

对于每一变换分区类型,全16点逆阿达马变换经再配置以利用常见的数学运算来
执行以下逆变换:(i)一个16点逆变换,(ii)两个8点逆变换,(iii)一个8点逆变换和两个4
点逆变换,以及(iv)四个4点逆变换。分别在图6A到6D中说明这些变换的实例实施方案。

针对每一分区类型,输入到输入'和输出到输出'级用以重排序输入和输出数据以
用于相应变换模式。此外,通过绕过全16点逆变换函数的一些内部?#24067;?#32423;,逆变换块经再配
置以提供如上文所描述的四个分区类型。

实例实施方?#31119;?+8

对于变换分区类型[8,8],如图6B中所说明,输入数据置于16点输入保?#21482;?#20914;器中
作为两个串接的8点样本。输入数据经重排序且置于中间输入'级(例如,其可为保持变换系
数值的寄存器或缓冲器)中。级a到b之间的数学运算被绕过(具有某种重排序),且最终输出
到输出'级经配置以将最终输出重排序回到两个8点串接数据结构。

实例实施方?#31119;?+4+4

对于混合变换分区类型[8,4,4],如图6C中所说明,输入数据置于输入缓冲器中,
其中8点样本的数据在前八个位置中,随后是两个4点数据。如其它分区类型中所述,输入到
输入'级用于重排序数据,级a到b包含绕过和重排序,?#20197;?#32423;c到输出'中针对4点逆变换绕
过仅八个位。最终输出'数据经重排序以产生[8,4,4]的数据结构。

实例实施方?#31119;?+4+4+4

对于分区类型[4,4,4,4],如图6D中所说明,四个输入数据置于输入保?#21482;?#20914;器中
作为四个串接的4点样本。输入数据经重排序且置于中间输入'级中。a到b与c到输出'级之
间的数学运算被绕过,其中输出'到输出级经配置以将输出'数据重构回到四个4点数据结
构。

用于再使用变换?#24067;?#32467;构的实例流程图

参考图7,将描述用于再使用用于多分区变换的变换结构的实例程序。在图7中说
明的步骤可由视频解码器(例如,图2B中的视频解码器30)或其组件执行。为方便起见,将方
法700描述为由解码器(也简称为译码器)执行,所述解码器可为视频解码器30或另一组件。
虽然在视频解码器的上下文中描述方法700,但本文所描述的技术(例如,再使用用于多分
区变换的变换结构)可?#30001;?#21040;视频编码器。

方法700开始于框701。在框705处,解码器确定与经译码位流中的视频数据块相关
联的变换分区类型。所述块与至少部分地经由对与所述块相关联的多个像素值应用?#25442;?#22810;
个变换函数所确定的多个变换系数相关联。在一些实施例中,与所述视频数据块相关联的
变换分区类型指示经执行以用于获得所述多个变换系数的变换(例如,?#25442;?#22810;个功能)。举
例来说,所述变换分区类型可指示对含有16个像素的视频数据块执行单个16点变换。在另
一实例中,所述变换分区类型可指示对块中的8个像素的第一和第二集合执行两个8点变
换。在?#33267;?#19968;实例中,所述变换分区类型可指示对块中的16个像素中的8个执行单个8点变
换且对块中的剩余8个像素中的相应4个像素执行两个4点变换。在?#33267;?#19968;实例中,所述变换
分区类型可指示对块中的4个像素的第一、第二、第三和第四集合执行四个4点变换。在一些
实施例中,所述变换分区类型可用信号表示为位流中的旗标或语法元素。举例来说,值
“00”、“01”、“10”和“11”可分别指示用于含有16个值的视频数据块的变换是(i)单个16点变
换,(ii)两个8点变换,(iii)一个8点变换和两个4点变换,以及(iv)四个4点变换。

在框710处,解码器基于变换分区类型确定所述多个变换系数将输入到对应于所
述?#25442;?#22810;个变换函数的?#25442;?#22810;个逆变换函数的次序。所述?#25442;?#22810;个逆变换函数可各自包含
?#25442;?#22810;个?#24067;?#32423;,其包含加法器、减法器和/或多路复用器。在一些实施例中,确定所述次序
可包括基于变换分区类型重新布置变换系数(例如,从变换系数出现在位流中的次序到不
同次序)。在一些实施例中,基于变换分区类型重新布置变换系数的仅子集而不是全部。

在一个实施例中,变换系数将输入到所述?#25442;?#22810;个逆变换函数的次序与变换系数
在位流中用信号表示或接收的次序相同。举例来说,如图6A中所示,基于变换分区类型对应
于单个16点变换的确定,解码器可确定变换系数将输入到所述?#25442;?#22810;个逆变换函数的次序
(例如,“输入'”)将相同于变换系数在位流中用信号表示或接收的次序(例如,“输入”)。在
另一实例中,如图6B中所示,基于变换分区类型对应于两个8点变换的确定,解码器可通过
重新布置变换系数在位流中用信号表示或所接(例如,“输入”)而确定变换系数将输入到所
述?#25442;?#22810;个逆变换函数的次序(例如,“输入'”),如图6B中所示。在此实例中,前4个系数保
持不变,但随后4个系数经反转且置于16系数块的末尾,且最后8个系数各自在16系数块中
向上移动4点。

在?#33267;?#19968;实例中,如图6C中所示,基于变换分区类型对应于一个8点变换和两个4
点变换的确定,解码器可通过重新布置变换系数在位流中用信号表示或接收(例如,“输
入”)而确定变换系数将输入到所述?#25442;?#22810;个逆变换函数的次序(例如,“输入'”),如图6C中
所示。在此实例中,所述16系数块的系数0、1、2、3、4、5、6、7、8、9、10、11、12、13、14和15(“输
入”)经重新布置而得到系数0、1、2、3、8、9、12、13、11、10、15、14、7、6、5和4(“输入'”)。在又
另一实例中,如图6D中所示,基于变换分区类型对应于四个4点变换的确定,解码器可通过
重新布置变换系数在位流中用信号表示或接收(例如,“输入”)而确定变换系数将输入到所
述?#25442;?#22810;个逆变换函数的次序(例如,“输入'”),如图6D中所示。在此实例中,所述16系数块
的系数0、1、2、3、4、5、6、7、8、9、10、11、12、13、14和15(“输入”)经重新布置而得到系数0、1、
4、5、8、9、12、13、10、112、3、8、9、12、13、11、10、15、14、7、6、5和4(“输入'”)。

在框715处,解码器至少部分地经由以所确定的次序将所述多个变换系数输入到
所述?#25442;?#22810;个逆变换函数而获得多个输出值。在一些实施例中,所述?#25442;?#22810;个逆变换函数
包含算术操作和/或重新布置操作的一个或多个级。举例来说,如图6A中所示,“输入'”与
“a”之间的级针对16系数块“输入'”中的每一变换系数包含加法(由两个实线指示)或减法
(由一个实线和一个虚线指示)。如图6A中所示,“a”与“b”之间、“b”与“c”之间以及“c”与“输
出'”之间的额外级各自包含多个算术运算(例如,各自16个单独运算)。基于变换分区类型,
可绕过所述级中的一些,如图6B中所示。举例来说,虽然“输入'”与“a”之间、“b”与“c”之间
以及“c”与“输出'”之间的级再使用16点逆变换的算术运算中的一些或全部(例如,图6A中
所示的),“a”与“b”之间的?#24230;?#36807;算术操作且以给定次序(例如,基于变换分区类型)重新布
置变量。在一些实施例中,一个或多个级可绕过逆变换中使用的16个系数/变量的一部分,
但不是所有16个系数/变量。举例来说,如图6C中所示,从“c”到“输出'”的级再使用16点逆
变换的算术运算(例如,图6A中所示的)用于前4个变量(e0,e1,f1和f0)和最后4个变量(e2,
e3,f3和f2),但绕过用于中间8个变量(0,0,3,3,2,2,1和1)的算术运算。

以所确定的次序将变换系数输入到所述?#25442;?#22810;个逆变换函数所产生的输出值可
进一步基于变换分区类型而重新布置。如图6A到6D中所说明,可基于变换分区类型以不同
方式重新布置输出值(例如,从“输出'”到“输出”)。

在框720处,解码器至少部分地基于所述多个输出值对经译码位流中的所述视频
数据块进行解码。举例来说,输出值可为原始像素值。在另一实例中,输出值可为残余值,且
可能需要执行进一步运动补偿以获得对应像素值。方法700在框725处结束。

在方法700中,可移除(例如,不执行)图7中展示的框中的?#25442;?#22810;者及/或可?#25442;?#25191;
行方法的次序。在一些实施例中,可将额外框添加到方法700。举例来说,解码器可进一步选
择性绕过逆变换中的一个、一些或所有级。在一些实施例中,变换函数的单个级包含用于输
入到所述变换函数的每一变换系数的数学运算。在另一实例中,输出值在用以解码视频数
据块之前可重新布置。因此,本发明的实施例不限于图7展示的实例或不受图7中展示的实
例限制,且可在不脱离本发明的精神的情况下实施其它变化。

图8说明根据本发明中描述的方面的解码器侧上的变换分割的实例。在接收到位
流802后,在框804处,解码器对变换系数和分区选择信号806进行解码。变换系数输入到变
换808,其经配置以执行各种逆变换。变换808基于所接收的分区选择信号806执行适当逆变
换且输出16像素块810。

其它考虑

可使用多种不同技术和技艺中的任一者来表示本文中所揭示的信息和信号。举例
来说,可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个
上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。

结合本文揭示的实施例所描述的各种说明性逻辑块及算法步骤可实施为电子硬
件、计算机软件,或两者的组合。为清楚说明?#24067;?#19982;软体的此可互换性,上文已大体上关于
其功能性而描述了各种说明性组件、块和步骤。此功能性是实施为?#24067;?#36824;是软件取决于特
定应用及施加于整个系统的设计?#38469;?#29087;练的技术人员可针对每一特定应用以不同方式实
施所描述的功能性,但此类实施决策不应被解释为引起偏离本发明的范围。

本文中所描述的技术可在?#24067;?#36719;件、固件或其任一组合中实施。所述技术可实施
于多种装置中的任一者中,例如通用计算机、无线通信装置手?#21482;?#25110;集成电路装置,其具有
包含在无线通信装置手?#21482;?#21450;其它装置中的应用的多种用?#23613;?#34987;描述为装置或组件的任何
特征可一起实施于集成逻辑装置中或分开实施为离散但可互操作的逻辑装置。如果以软件
实施,那么所述技术可至少部分地由包括程序代码的计算机可读数据存储媒体?#35789;迪鄭?#25152;
述程序代码包含在执行时执行上文所描述的方法中的?#25442;?#22810;者的指令。计算机可读数据存
储媒体可形成计算机程序产品的一部分,所述计算机程序产品可包含封装材料。计算机可
读媒体可包括存储器或数据存储媒体,例如,随机存取存储器(RAM)(例如,同步动态随机存
取存储器(SDRAM))、只读存储器(ROM)、?#19988;资运?#26426;存取存储器(NVRAM)、电可擦除可编程
只读存储器(EEPROM)、快闪存储器、磁性或光学数据存储媒体等等。另外或作为替代,所述
技术可至少部分地由计算机可读通信媒体?#35789;迪鄭?#25152;述计算机可读通信媒体以指令或数据
结构的形式载运或传达程序代码且可由计算机存取、读取和/或执行(例如,传播的信号或
波)。

程序代码可由处理器执行,所述处理器可包含?#25442;?#22810;个处理器,例如,?#25442;?#22810;个数
?#20013;?#21495;处理器(DSP)、通用微处理器、专用集成电路(ASIC)、现场可编程逻辑阵列(FPGA)或
其它等效集成或离散逻辑电路。此处理器可经配置以执行本发明中所描述的技术中的任一
者。通用处理器可为微处理器;但在替代方案中,处理器可为任何常规处理器、控制器、微控
制器或状态机。处理器还可实施为计算装置的组合,例如,DSP与微处理器的组合、多个微处
理器、?#25442;?#22810;个微处理器结合DSP核?#27169;?#25110;任何其它此类配置。因此,如本文中所使用的术语
“处理器”可指前述结构中的任一者、上述结构的任何组合,或适合于实施本文中所描述的
技术的任何其它结构或设备。另外,在某些方面中,可将本文中所描述的功能性提供于经配
置以用于编码和解码的专用软件或?#24067;?#20869;或并入组合的视频编码器-解码器(编解码器)
中。而且,所述技术可完全实施于?#25442;?#22810;个电路或逻辑元件中。

本发明的技术可在广泛多种装置或设备中实施,包括无线手?#21482;?#38598;成电路(IC)
或一组IC(例如,芯片组)。本发明中描述各种组件或单元是为了强调经配置以执行所揭示
技术的装置的功能方面,但未必需要通过不同?#24067;?#21333;元实现。实际上,如上文所描述,各种
单元可以配合合适的软件和/或固件组合在编解码器?#24067;?#21333;元中,或者通过互操作?#24067;?#21333;
元的集合来提供,所述?#24067;?#21333;元包含如上文所描述的?#25442;?#22810;个处理器。

虽然已经结合各种不同实施例描述了前文,但可在不脱离本发明的教示的情况下
将来自一项实施例的特征或元件与其他实施例组合。然而,相应实施例之间的特征的组合
不必限于此。已经描述本发明的各种实施例。这些及其它实施例在所附权利要求书的范围
内。

关于本文
本文标题:用于再使用变换结构用于多分区变换的系统和方法.pdf
链接地址:http://www.pqiex.tw/p-6091849.html
关于我们 - 网站声明 - 网?#38236;?#22270; - 资源地图 - 友情链接 - 网站客服 - 联系我们

[email protected] 2017-2018 zhuanlichaxun.net网站版权所有
经营许可证编号:粤ICP备17046363号-1 
 


收起
展开
平码五不中公式规律 福建七乐彩走势图 广西11选5怎么玩 投注站联盟 青海十一选五开奖结果走势图表 排列三组三遗漏分析 广东十一选五遗漏数据 pc蛋蛋预测尽享统计 老11选5历史开奖数据 福彩中心能控制中奖号码吗 广西11选5基本走势