平码五不中公式规律
  • / 35
  • 下载费用:30 金币  

具有定序器驱动的模/数转换器的微控制器.pdf

关 键 ?#21097;?/dt>
具有 定序器 驱动 转换器 控制器
  专利查询网所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
摘要
申请专利号:

CN201280055241.5

申请日:

2012.10.05

公开号:

CN103918185A

公开日:

2014.07.09

当前法律状态:

授权

有效性:

有权

法?#19978;?#24773;: 授权|||实质审查的生效IPC(主分类):H03M 1/12申请日:20121005|||公开
IPC分类号: H03M1/12; G06F3/044 主分类号: H03M1/12
申请人: 密克罗奇普技术公司
发明人: 齐克·伦?#28388;固?#40065;姆; 基思·柯蒂斯; 伯克·戴维森; 肖恩·斯蒂德曼; 雅恩·勒法尔
地址: 美国亚利桑那州
优?#28909;ǎ?/td> 2011.10.06 US 61/544,208; 2012.10.04 US 13/645,070
专利代理机构: ?#26412;?#24459;盟知识产权代理有限责任公司 11287 代理人: 沈锦华
PDF完整版下载: PDF下载
法律状态
申请(专利)号:

CN201280055241.5

授权公告号:

||||||

法律状态公告日:

2017.10.27|||2014.11.05|||2014.07.09

法律状态类型:

授权|||实质审查的生效|||公开

摘要

提供一种使CVD转换过程成为?#24067;?#21151;能的用于微控制器的自动化定序器。所述定序器控制传感器及ADC取样与保持电容的充电/放电以及分?#26500;?#31243;。所述定序器还与针对较大分辨率的任选第二转换或差分转换一起起始ADC转换。

权利要求书

权利要求书
1.  一种微控制器,其包括:
至少一个模拟输入端口,其与所述微控制器的第一外部引脚耦合,所述第一外部引脚可与外部传感器电容器耦合,
电容?#28304;?#25720;传感器外围设备,其包括
模/数转换器,其用于测?#20811;?#36848;外部传感器电容器的电容;
预充电单元,其可操作以将所述外部传感器电容器及所述ADC的内部取样与保持电容器独立地预充电到选定预充电电压;
定序器,其可操作而经编程以确定用于将所述外部电容器及所述内部电容器预充电的时序序列,并联切换所述内部电容器与所述外部电容器以共享电荷且控制所述ADC以测?#20811;?#36848;所共享电荷。

2.  根据权利要求1所述的微控制器,其进一步包括用以设定预充电时间的至少一个控制寄存器。

3.  根据权利要求1所述的微控制器,其进一步包括用以设定获取/共享时间的至少一个控制寄存器。

4.  根据权利要求1所述的微控制器,其进一步包括用以确定是执?#26800;?#36716;换还是多转换的至少一个控制寄存器。

5.  根据权利要求4所述的微控制器,其中位选择单转换或双转换。

6.  根据权利要求5所述的微控制器,其中所述双转换执行差分测量,其中在第一预充电期间,将所述外部电容器放电并将所述内部取样与保持电容器充电,且在第二预充电期间,将所述外部电容器充电并将所述内部取样与保持电容器放电。

7.  一种微控制器,其包括:
至少一个模拟输入端口,其与所述微控制器的第一外部引脚耦合,所述第一外部引脚可与外部传感器电容器耦合,
电容?#28304;?#25720;传感器外围设备,其包含用于测?#20811;?#36848;外部传感器电容器的电容的模/数转换器,所述电容器触摸传感器外围设备经配置以将所述外部传感器电容器及所述ADC的内部取样与保持电容器独立地预充电到选定预充电电压,且可编程以确定用于将所述外部电容器及所述内部电容器预充电的时序序列,并联切换所述内部电容器与所述外部电容器以共享电荷且控制所述ADC以测?#20811;?#36848;所共享电荷。

8.  根据权利要求7所述的微控制器,其进一步包括用以设定预充电时间的至少一个控制寄存器。

9.  根据权利要求7所述的微控制器,其进一步包括用以设定获取/共享时间的至少一个控制寄存器。

10.  根据权利要求7所述的微控制器,其进一步包括用以确定是执?#26800;?#36716;换还是多转换的至少一个控制寄存器。

11.  根据权利要求10所述的微控制器,其中位选择单转换或双转换。

12.  根据权利要求11所述的微控制器,其中所述双转换执行差分测量,其中在第一预充电期间,将所述外部电容器放电并将所述内部取样与保持电容器充电,且在第二预充电期间,将所述外部电容器充电并将所述内部取样与保持电容器放电。

说明书

说明书具有定序器驱动的模/数转换器的微控制器
相关申请?#38468;?#21449;参考
本申请案主张于2011年10月6日申请的标题为“具有定序器驱动的ADC的微控制器(Microcontroller with Sequencer Driven ADC)”的序号为61/544,208的美国临时申请案的优?#28909;ǎ?#25152;述临时申请案如同完全陈述于本文中一般特此以全文引用的方式并入本文中。
技术领域
本发明涉及特定来说供在微控制器中使用且更特定来说供在具有电容?#28304;?#25720;感测电路的微控制器中使用的模/数转换器。
背景技术
人?#21482;蚴种?#23545;电容?#28304;?#24863;器的触摸或接近电容性近接传感器改变所述电容?#28304;?#24863;器的某些参数,特定来说构建到用于(举例来说)人机接口装置(例如,小键盘或键盘)中的触摸传感器中的电容器的电容值。现在微控制器包含增强?#28304;?#31867;电容?#28304;?#25720;传感器的检测及评估的外围设备。一个此种应用利用电容性分压(CVD)来评估是否已触摸电容?#28304;?#25720;元件。CVD转换过程需要将传感器及ADC取样与保持电容器充电/放电/连接达精确时间周期以便以最小噪声实现全分辨率。
典型系统使用软件来执行CVD转换。然而,此需要高处理器额外开销及显著程序存储器量的使用,且仅实?#25191;?#30053;时序分辨率。因此,需要一种能够与电容?#28304;?#25720;传感器介接的经改进微控制器。
发明内容
根据各种实施例,提供一种使CVD转换过程成为?#24067;?#21151;能的自动化定序器。所述定序器控制传感器及ADC取样与保持电容的充电/放电以及分?#26500;?#31243;。所述定序器还与针对较大分辨率的任选第二转换或差分转换一起起始ADC转换。
根据一些实施例,一种微控制器包含:至少一个模拟输入端口,其与所述微控制器的第一外部引脚耦合,所述第一外部引脚可与外部传感器电容器耦合;及电容?#28304;?#25720;传感器外围设备。所述电容?#28304;?#25720;面板外围设备包含:模/数转换器,其用于测?#20811;?#36848;外部传感器电容器的电容;预充电单元,其可操作以将所述外部传感器电容器及ADC的内部取样与保持电容器独立地预充电到选定预充电电压;及定序器,其可操作而经编程以确定用于将所述外部电容器及所述内部电容器预充电的时序序列,并联切换所述内部电容器与所述外部电容器以共享电荷且控制所述ADC以测?#20811;?#36848;所共享电荷。
根据另一实施例,一种微控制器包含:至少一个模拟输入端口,其与所述微控制器的第一外部引脚耦合,所述第一外部引脚可与外部传感器电容器耦合;电容?#28304;?#25720;传感器外围设备,其包含用于测?#20811;?#36848;外部传感器电容器的电容的模/数转换器,所述电容器触摸传感器外围设备经配置以将外部传感器电容器及ADC的内部取样与保持电容器独立地充电到选定预充电电压且可编程以确定用于将所述外部电容器及所述内部电容器预充电的时序序列,并联切换所述内部电容器与所述外部电容器以共享电荷且控制所述ADC以测?#20811;?#36848;所共享电荷。
附图说明
图1图解说明根据一实施例的具有电容?#28304;?#25720;小键盘、电容?#28304;?#25720;模拟前端及数?#25191;?#29702;器的电子系统的示意性框图;
图2是根据各种实施例的ADC系统的高级框图;
图3A及3B展示根据各种实施例所使用的各种开关;
图4A及4B图解说明根据本发明的教示的经由模拟通过门开关支持数字I/O及模拟功能的多功能端口逻辑,其中可借助ADC控制器逻辑超驰控制所述模拟功能以将连接到端口的电容?#28304;?#25720;传感器预充电及放电;
图5展示根据各种实施例的自动化模/数转换的示范性时序;
图6展示在预充电阶段期间的开关位置;
图7展示在获取/共享阶段期间的开关位置;
图8展示根据一实施例的ADC模块的框图;
图9图解说明根据本发明的特定实例性实施例的具有用于电容?#28304;?#24863;器及相关联护环的CVD处理能力的混合信号集成电路装置的示意图;
图10图解说明根据本发明的另一特定实例性实施例的具有用于多个电容?#28304;?#24863;器 及护环的CVD处理能力的混合信号集成电路装置的示意图;
图11图解说明根据本发明的特定实例性实施例的具有用于电容?#28304;?#24863;器及相关联护环的CVD处理能力的混合信号集成电路装置的示意图;
图12图解说明根据本发明的另一特定实例性实施例的具有用于多个电容?#28304;?#24863;器及护环的CVD处理能力的混合信号集成电路装置的示意图;
图13图解说明根据本发明的特定实例性实施例的电容转换的示意性电压-时间图;
图14图解说明根据本发明的特定实例性实施例的电容转换及在此类转换期间的护环电压控制的示意性电压-时间图;
图15图解说明图7中所展示的电容性转换系统的示意性时序图;且
图16图解说明图11及12中所展示的电容性转换系统的示意性时序图;
图17及18展示根据本发明的特定实例性实施例的电容性转换的示意性流程图;
图19及20图解说明根据本发明的另一特定实例性实施例的电容性转换的示意性流程图;
图21图解说明图1中所展示的电容?#28304;?#24863;器键的示意性立面图;且
图22图解说明根据本发明的特定实例性实施例的在图1中展示且具有围绕电容?#28304;?#24863;器中的每一者的电容性护环的电容?#28304;?#24863;器键的示意性立面图。
具体实施方式
根据实施例,定序外围设备实施典型CVD转换序列。在一些实施例中,借助来自控制软件的仅单位起始来开始转换;在其它实施例中,可使?#32654;?#22914;计时器溢出的?#24067;?#35302;发器。定序器可为可编程状态机,其中多个控制寄存器允许设定预充电时间、获取时间及是否依序执行?#25442;?#22810;个测量。特定来说,一个实施例可提供其中又一控制位控制是否将执行差分测量的双ADC测量。在差分模式中,在第一测量期间将外部传感器电容器放电同时将内部取样与保持电容器预充电到供应电压。接下来的第二测量将?#35828;?#20498;且将外部传感器电容器预充电同时将内部取样与保持电容器放电。获取/共享周期保持相同且耦合外部电容器与内部电容器以共享其电荷。结果存储于两个特殊功能寄存器中。因此,可获得差分结果。使用可编程ADC定序器,用户仅需?#23454;?#22320;?#39029;?#20110;转换目的而初始化系统,在一些实施例中,开?#21152;?#20110;外部触摸传感器的完全自动化测量过程需要设定控制寄存器中的仅单个位。在其它实施例中,?#24067;?#35302;发器开始测量过程。一旦所有结果已?#23454;?#22320;存储于寄存器中,定序器便可起始中断信号。接着中?#31995;?#21069;运行的程序且相关联中 断服务例程可处置/检索/处理经取样数据。
更特定来说,且如下文将更详细地论述,根据实施例的CVD转换采用“定序器”来在转换阶段之前实施预充电阶段及共享/获取阶段。在预充电期间,将内部电容器及外部电容器充电及放电;在共享/获取期间,外部电容器与内部电容器共享电荷。
现在参考?#38469;劍?#31034;意性地图解说明特定实例性实施例的?#38468;凇M际?#20013;的相似元件将?#19978;?#20284;编号表示,且类似元件将由具有不同小写字母后缀的相似编号表示。
参考图1,其描绘根据本发明的教示的具有电容?#28304;?#25720;小键盘、电容?#28304;?#25720;模拟前端及数?#25191;?#29702;器的电子系统的示意性框图。微控制器集成电路装置101可包含数?#25191;?#29702;器与存储器106、模/数转换器(ADC)控制器110、输入-输出(I/O)端口(节点)中的?#25442;?#22810;者、模/数转换器(ADC)、精确计时器、多功能输入及输出节点、数/模转换器(DAC)或其组合。电容?#28304;?#25720;模拟前端(AFE)104可借助微处理器101的前述功能中的一些功能来实施。电容?#28304;?#25720;AFE104可通过模拟多路复用器(未展示)耦合到电容?#28304;?#24863;器键102(例如,按钮、杠杆、拨杆、目标、把手、旋钮等)的矩阵。
ADC控制器110及电容?#28304;?#25720;AFE104借助单个低成本集成电路微控制器101促进确定何时存在对电容?#28304;?#24863;器的致动(例如,通过按压及偏转改变相关联电容?#28304;?#24863;器的电容值的目标键)所需的所有作用功能。电容?#28304;?#25720;AFE104测量电容?#28304;?#24863;器键102的矩阵的每一传感器的电容值且将所述电容值转换?#19978;?#24212;模拟直流(DC)电压,所述相应模拟DC电压借助模/数转换器(ADC)(未展示)读取并转换成数?#31181;?#19988;由数?#25191;?#29702;器106读取。
ADC控制器110可控制电容?#28304;?#25720;AFE104、用于将键102的电容触摸传感器充电及放电的开关、确定电容值所需的步骤的时序、模/数转换器(ADC)的取样与保持电容器上的电荷电压的取样及转换?#21462;DC控制器110可为可编程的且其可编程参数存储于寄存器(未展示)中。
数?#25191;?#29702;器106可将时钟及控制请求功能供应到ADC控制器110、从ADC读取数字输出且选择电容?#28304;?#24863;器键102的矩阵中的每一键。当确定电容?#28304;?#24863;器键102的矩阵中的键的致动?#20445;?#25968;?#25191;?#29702;器106将采取?#23454;?#34892;动。在微芯片技术公司(Microchip Technology Incorporated)申请案备注AN1298、AN1325及AN1334中更全面地揭示各种电容?#28304;?#25720;系统的更详细描述,所述申请案备注可在www.microchip.com处获得?#39029;?#20110;所有目的而特此以引用方式并入本文中。
现在转到图2,其展示图解说明根据实施例的ADC电路的高级框图。电路200包含ADC核心202,ADC核心202包含取样与保持电容器203。取样与保持上拉/下拉开关 204操作以将模拟总线205充电/放电,如下文将更详细地解释。当所述开关断开?#20445;?#25152;述电路充当传统ADC。所述开关允许CVD定序器将ADC取样与保持电容器203预充电到Vdd或Vss。
额外取样与保持电容器208耦合?#38454;?#32447;且可以可编程方式操作以针对最大分辨率设定总取样与保持电容。电路200可进一步包含耦合到节点211的端口逻辑212,节点211接收来?#28304;?#24863;器电容器210的输入。另外,逻辑214可提供到节点(引脚)213的直接模拟连接以超驰控制端口逻辑212。
图3A及3B更详细地展示一组可调整ADC取样与保持电容器208。在CVD(电容性分压)转换的过程期间,将内部取样与保持电容203(图2)充电。同?#20445;?#23558;传感器电容器210(图2)放电。当两个电容连接?#20445;?#20854;划分取样与保持电容器中的电荷。
更特定来说,如图3A中所展示,多个节点211可耦合到模拟总线205及从模拟总线205耦合(例如,选择多个电容?#28304;?#25720;传感器中的每一者)。直接连接可将节点213与模拟总线205耦合在一起。开关302可将额外取样与保持电容器208耦合到模拟总线205及从模拟总线205解耦。上拉/下拉开关204可用以将模拟总线205充电到Vdd及将模拟总线205放电到Vss。
参考图3B,其描绘根据另一实施例的模拟与数?#33267;优?#32622;的示意性框图。多个模拟通过门开关304可实施模拟多路复用器且将多个节点211耦合到模拟总线205及从模拟总线205解耦(例如,选择多个电容?#28304;?#25720;传感器中的每一者)。直接连接将节点213与模拟总线205耦合在一起,或者任选模拟通过门开关306可将节点213耦合到模拟总线205及从模拟总线205解耦。如果模拟多路复用器经设计以允许闭合多于一个开关,那么额外通过门开关306可为所述多路复用器的部分。多个开关302可将额外取样与保持电容器208耦合到模拟总线205及从模拟总线205解耦。上拉/下拉开关204可用以将模拟总线205充电到Vdd及将模拟总线205放电到Vss。
如上文所提及,可(举例来说)在制造期间或响应于校准阶段(未展示)而由程序员将额外取样与保持电容器208的数目及电容值编程到ADC控制器110的?#25442;?#22810;个寄存器中。接着连同用于CVD转换的标准取样与保持电容器一起使用额外取样与保持电容208,如下文将更详细地解释。另外,CVD定序器可通过控制?#25442;?#22810;个通过开关来控制预充电及获取阶段,如下文将更详细地解释。
参考图4A,其描绘经由模拟通过门开关支持数字I/O及模拟功能的多功能端口逻辑212的示意性框图,其中(另外)可借助ADC控制器逻辑超驰控制模拟功能以将连接到端口的电容?#28304;?#25720;传感器预充电及放电,如下文将更详细地论述。此端口逻辑可用于外部 引脚211中的?#25105;?#32773;,?#19994;?#27169;拟多路复用器经配置以允许闭合一个以上开关?#20445;?#37027;?#24065;?#29992;于引脚211。在节点211处数字与模拟功能之间的切换可为处理器密集的,且可能需要复杂程序来?#23454;?#22320;处置节点211所需的所有相关数字及模拟功能,如下文更全面地描述。为?#31169;?#38500;处理器106在每一电容?#28304;?#24863;器的电容值的设置及确定期间的负载(例如,程序步骤及/或控制功能),可将ADC超驰控制特征并入到本文中所描述的电容?#28304;?#25720;确定电?#20998;小?
并入有图4A中所展示的电路功能的专用ADC控制器的使用将节省数?#25191;?#29702;器程序步骤?#20197;?#35768;处理器在电容?#28304;?#24863;器电容的确定期间执行其它功能。然而,根据其它实施例,?#37096;?#30465;略超驰控制功能。
返回到图4A,具有三态输出的数字驱动器404耦合到外部节点211且由来自多路复用器408的三态控制信号控制。来自多路复用器408的数字输出信号耦合到数字驱动器404的输入。模拟通过门开关304由模拟开关逻辑402控制。当ADC超驰控制启用信号处于逻辑低?#20445;?#22810;路复用器408耦?#20808;?#24577;控制信号以控制数字驱动器404的三态输出,且多路复用器406将数字输出信号耦合到数字驱动器404的输入。ADC通道选择(模拟总线控制)控制模拟通过门开关304以将节点211直接耦合到模拟总线205,如下文更全面地描述。
然而,当ADC超驰控制启用信号处于逻辑高?#20445;?#22810;路复用器408耦合ADC超驰控制数据启用信号以控制数字驱动器404的三态输出,且多路复用器406将ADC超驰控制数据信号耦合到数字驱动器404的输入。迫使模拟通过门开关304将模拟总线205从节点211解耦。在此配置中,ADC超驰控制数据启用信号及ADC超驰控制数据信号可由ADC逻辑控制器(未展示)提供,且可用以在不需要来自数?#25191;?#29702;器106的程序密集行动的情况下将耦合到节点211的电容?#28304;?#25720;传感器充电或放电。
此外,根据又一些实施例,如所展示的端口逻辑可用以形成用于每一外部引脚的通用端口逻辑,如(举例来说)图4B中所展示。因此,用于所有外部引脚的通用端口逻辑可具有可经独立控制以连接到模拟总线205的两个通过门304a、304b,或者可具有单个通过门,所述单个通过门为允许由独立启用信号控制的模拟多路复用器的部分。更特定来说,如图4B中所展示,提供额外逻辑420、426、428以针对通过门304a、304b的操作而选择绕过端口逻辑。
如上文所提及,且如下文将更详细地论述,根据实施例的CVD转换可在转换阶段之前实施预充电阶段及共享/获取阶段。在预充电期间,将内部电容器及外部电容器充电及放电;在共享/获取期间,外部电容器与内部电容器共享电荷。参考图5到7更特定地 图解说明由定序器实施的功能性。
图5图解说明预充电及共享/获取阶段的示范性时序。特定来说,在一些实施例中,预充电阶段502为用以将外?#23458;?#36947;210及内部取样与保持电容器203置于预调节状态中的任选1-127指令循环时间。在?#31169;?#27573;(图6)期间,将取样与保持电容器203短接到Vdd或Vss(取决于上拉/下拉电路204),超驰控制端口引脚逻辑601,且迫使模拟多路复用器602断开。
返回到图5,根据一些实施例的共享/获取时间504也为用以允许从选定模拟通道将内部取样与保持电容器203上的电压充电或放电的任选1-127指令循环时间。在获取阶段504的开始处,如图7中所展示,选定ADC通道借助多路复用器602连接到取样与保持电容器203。如果先前阶段为预充电阶段,那么所述时间允许外?#23458;?#36947;和取样与保持电容器之间的电荷共享。
现在参考图8,其展示图解说明根据实施例的示范性ADC模块的?#38469;健?#25152;述模块包含数字控制件110及模拟前端104。控制器110包含寄存器逻辑802及控制逻辑806。寄存器逻辑802可编程有多种控制件,包含用于控制额外电容206的开关的控制件。另外,寄存器逻辑可编程有用于操作通过控制逻辑806实施的定序器的控制件。
在图21及22中展示适合于供在如所描述的实施例中使用的示范性电容?#28304;?#24863;器键。
现在参考图21,其描绘图1中所展示的电容?#28304;?#24863;器键的示意性立面图。衬底2004(例如,印刷电路板(PCB))可具有可用于电磁干扰(EMI)屏蔽的接地平面2006。电容?#28304;?#24863;器板2008可转置于衬底2004的面上且接近于接地平面2006。其它电路导体2010(例如,PCB迹线)?#37096;?#32039;密接近于电容?#28304;?#24863;器板2008。触摸目标212搁放于电容?#28304;?#24863;器板2008中的相应者上且可在其之间具有气隙2014。覆盖物2016可放置于触摸目标2012上或为触摸目标2012的部分且可具有刻于其上的字母-数?#20013;?#24687;。电容?#28304;?#25720;键108中的每一者包括传感器板2008、触摸目标2012及覆盖物2016。电介?#22987;?#38548;件2018位于电容?#28304;?#25720;键108中的每一者之间。
接地平面2006及/或电路导体2010可处于不同于电容?#28304;?#24863;器板2008的电压电位。此可在电容?#28304;?#24863;器板2008与接地平面2006及/或电路导体2010的紧密接近于电容?#28304;?#24863;器板2008的部分之间形成寄生电容。
参考图22,其描绘根据本发明的特定实例性实施例的在图1中展示且具有围绕电容?#28304;?#24863;器中的每一者的电容性护环的电容?#28304;?#24863;器键的示意性立面图。围绕电容?#28304;?#24863;器板2008中的每一者的护环3020添加到电容?#28304;?#24863;器键102a。在其它方面,所有其它 元件与图21中所展示的电容?#28304;?#24863;器键102实质上相同。通过在护环3020上维持与相应电容?#28304;?#24863;器板2008上的电压实质上相同的电压,显著减小?#24605;?#29983;电容。借此增加在对电容器传感器板2008的触摸期间发生的电容?#28304;?#24863;器板2008的电容值改变的检测分辨率。另外,提供增强的噪声屏蔽不影响检测分辨率,但在图20中所展示的配置中其将影响。在此实施例中,在电容?#28304;?#24863;器板208与护环320之间实质上不存在寄生电容,因为两者处于实质上相同电压电位。
参考图9,其描绘根据本发明的特定实例性实施例的具有用于电容?#28304;?#24863;器及相关联护环的CVD处理能力的混合信号集成电路装置的示意图。当使用确定电容?#28304;?#24863;器板2008的电容值的电容性分压器(CVD)方法?#20445;?#21487;应用图9中所展示的混合信号集成电路装置101(例如,微控制器)。通过首?#28909;?#23450;未经触摸电容?#28304;?#24863;器板2008的电容值且接着确定经触摸电容?#28304;?#24863;器板2008的后续电容值,?#36816;?#36848;电容?#28304;?#24863;器板2008的触摸可基于其电容改变而确定。在CVD中,将两个电容器充电/放电?#36739;?#21453;电压值。接着,将两个带相反电荷的电容器耦合在一起且在经连接的两个电容器上测?#20811;?#24471;电压。在共同拥有的第US2010/0181180号美国专利申请公开案中呈现CVD的更详?#38468;?#37322;,所述专利申请公开案出于所有目的而以引用方式并入本文中。图9中所展示的开关可为(举例?#27492;档?#19981;限于)场效应晶体管(FET)开关。节点928及930为分别耦合?#36739;?#24212;内部单线(导体)模拟总线932及934的模拟节点。
如果这两个电容器具有相当接近的电容值(例如,1:1到约3:1),那么电容?#28304;?#24863;器板2008的电容通过可变电容器904(第一CVD电容器)表示,?#19994;?#20108;CVD电容器可为取样与保持电容器916。在CVD中此情形的原因是来自一个电容器的电荷的部分转移到不具有电荷或具有相反电荷的另一电容器。举例来说,当两个CVD电容器的值相等?#20445;?#19968;个电容器上的一半电荷将转移到另一电容器。2:1电容比将取决于最初将电容器中的哪一者充电而导致电荷的1/3转移到较小(1/2C)电容器或从较小(1/2C)电容器获得。当取样与保持电容器916实质上小于电容?#28304;?#24863;器电容器904?#20445;?#21487;从外部将额外电容906a添加到节点928,及/或可独立于节点928添加内部电容906b以使得电容器916、906a及/或906b的经组合电容相对于电容?#28304;?#24863;器电容904的电容值具有足够的电容以满足以上准则。?#35828;?#33268;使用CVD确定电容值的最佳分辨率。电容器916也为用以取样及保持在电荷于两个CVD电容器之间转移之后所得的模拟电压的取样与保持电容器。一旦电荷转移完?#26705;?#27169;/数转换器(ADC)918便将所得电荷电压转换为数?#31181;擔?#25152;述数?#31181;?#30001;ADC控制器110/数?#25191;?#29702;器106读取以用于进一步处理并确定触摸传感器电容器904的电容值。
在下文中所呈现的实例中,电容器904(第一CVD电容器)、电容器906a(经外部连接电容器)及/或电容器906b(经内部连接电容器)的电容值可结合取样与保持电容器916选择以分别取决于第一CVD电容器904被放电到Vss还是被充电到Vdd及电容器906与电容器916的组合被充电到Vdd还是被放电到Vss而产生Vdd电压的1/3或2/3的经组合电荷电压。在此实例中,电容器904为电容器906与电容器916的经并联连接组合的电容的约两倍电容。在将两个带相反极性电荷的CVD电容器耦合在一起之后的所得静态电压将在最初将电容器904放电到Vss时为约1/3*Vdd且在最初将电容器904充电到Vdd时为约2/3*Vdd。
知晓并联连接的所有电容器的组合的预期静态电压允许形成用于环?#26222;?#30001;数?#25191;?#29702;器106评估电容值的相应传感器板208的护环3020的?#23454;?#30005;压。当在护环3020上需要Vdd?#20445;?#26469;自数字驱动器912及914的两个输出实质上处于Vdd(逻辑高)。当在护环3020上需要Vss?#20445;?#26469;自数字驱动器912及914的两个输出实质上处于Vss(逻辑低)。当在护环3020上需要1/3*Vdd?#20445;?#26469;自数字驱动器914的输出处于Vss(逻辑低)且来自数字驱动器912的输出实质上处于Vdd(逻辑高)。当在护环3020上需要2/3*Vdd?#20445;?#26469;自数字驱动器914的输出处于Vdd(逻辑高)且来自数字驱动器912的输出实质上处于Vss(逻辑低)。
通过对电容器906的电容值以及电阻器908及910的电阻值的?#23454;?#36873;择,可通过ADC控制器110使用节点924及926处的仅两个数字输出容易地产生护环电压。?#37096;?#36890;过对电容器906以及电阻器908及910的值的?#23454;?#36873;择有效地使用其它电压?#21462;?#20030;例来说,如果电容器906与电容器916的经组合电容实质上等于电容器904的电容,那么后续经组合电压将为1/2*Vdd且在?#23454;?#26102;电阻器908及910将为实质上相同电阻以在护环电容上产生1/2*Vdd。
参考图10,其描绘根据本发明的另一特定实例性实施例的具有用于多个电容?#28304;?#24863;器及护环的CVD处理能力的混合信号集成电路装置的示意图。除了存在仅一个单线模拟总线932a以外,图10中所展示的混合信号集成电路装置101b(例如,微控制器)以与图9中所展示的装置101a实质上相同的方式操作;其中借助开关H将内部电容器906b及906c从总线932a解耦,且借助开关G将外部节点928从总线932a解耦。使用仅一组Vdd/Vss开关D及C,其中在与将第二CVD电容器916(及906)放电/充电的时间周期不同的时间周期期间将第一CVD电容器904充电/放电。?#31169;?#30465;一组开关及第二内部模拟总线(参见图9总线934)。
另外,多个开关I用以对用于图1中所展示的电容?#28304;?#25720;键108中的电容?#28304;?#24863;器 904中的每一者进行多路复用。这些特征?#37096;?#24182;入到图9的电?#20998;小?#27169;拟多路复用器开关I在电容?#28304;?#25720;模拟前端104扫描电容?#28304;?#25720;键108时选择多个传感器电容器904中的相应者。多个节点930通常为多用途可编程模拟或数字输入及/或输出。为了本发明中的解释的清晰,仅展示经模拟输入/输出(双向)配置节点。数?#25191;?#29702;器通过数字驱动器912及914针对多个传感器电容器904中的选定一者将节点924及926驱动到?#23454;?#36923;辑电平。
参考图11,其描绘根据本发明的特定实例性实施例的具有用于电容?#28304;?#24863;器及相关联护环的CVD处理能力的混合信号集成电路装置的示意图。图11中所展示的混合信号集成电路装置101b(例如,微控制器)以与图9中所展示的装置101a实质上相同的方式操作。
任选地,具有高输入阻抗的模拟缓冲驱动器914可耦合到节点930,节点930还耦合到电容器904。模拟缓冲驱动器914具有可通过开关J可切换地耦合到节点926的低阻抗输出,节点926还耦合到护环电容902。模拟缓冲驱动器914的输出电压如实地遵循到其的输入处的电压。因此,护环3020上的电压实质上遵循正由数?#25191;?#29702;器106评估电容值的相应传感器板208上的电压。
参考图12,其描绘根据本发明的另一特定实例性实施例的具有用于多个电容?#28304;?#24863;器及护环的CVD处理能力的混合信号集成电路装置的示意图。图12中所展示的混合信号集成电路装置101d(例如,微控制器)以与图10中所展示的装置101a实质上相同的方式操作。
任选地,当将多个电容器904中的选定一者充电/放电?#20445;?#20855;有高输入阻抗的模拟缓冲驱动器914可通过开关J耦合于节点926与单线模拟总线932a之间。模拟缓冲驱动器914具有耦合到节点926的低阻抗输出,节点926耦合到护环电容902。模拟缓冲驱动器914的输出电压如实地遵循多个电容器904中的选定一者上的电压。
关于图9到12,本发明预期且在本发明的?#27573;?#20869;,微控制器的各种实施例可包含外部节点928以允许外部电容器906a的连接,如上文中所解释。额外可调整电容器906b(及906c)可存在于内部且可切换地耦合到模拟总线932a。然而,其它实施例可不提供此外部节点928。而是,电容916可具有?#23454;?#20540;,或者额外内部电容906b(举例来说,可变电容)连接到或可连接?#38454;?#32447;932。此外,由于每一外部节点926、928及930可为可编程的以支持多个功能,因此可使用额外开关(图9中未展示)来允许将节点926、928及930用于如上文所提及的其它功能。
参考图13及14,其描绘根据本发明的特定实例性实施例的电容转换(图13)及在这些转换期间的护环电压控制(图14)的示意性电压-时间图。在分段I中,电容器906及916 (取样与保持电容器)充电到Vdd,电容?#28304;?#24863;器电容器904放电到Vss,?#19968;?#29615;电容902放电到Vss(实质上匹配电容器904上的电压)。在分段II中,电容器906、916及904耦合在一起,?#19994;?#26410;按下电容?#28304;?#25720;键108时将得到约1/3*Vdd的静态电压,?#19994;?#25353;下电容?#28304;?#25720;键108时将得到比1/3*Vdd稍小的静态电压。护环电容902遵循电容器904(电容?#28304;?#24863;器)上的电压以便最小化其之间的任何寄生电容。接近分段II的结束,取样与保持电容器916从电容器906及904解耦?#20918;?#25345;在分段II期间获得的静态电压。在分段III中,电容器904(电容?#28304;?#24863;器)上的任何电压电荷放电到实质上Vss,接着在分段IV的开始处,电容器904(电容?#28304;?#24863;器)及护环电容902充电到实质上Vdd。同?#24065;?#22312;分段IV中,存储于取样与保持电容器916上的静态电压由ADC918转换为表示静态电压且由数?#25191;?#29702;器106读取的数?#31181;怠?#26469;自ADC918的数?#31181;?#29992;于确定是否致动(触摸)电容?#28304;?#24863;器(例如,静态电压是否低于从未经致动触摸传感器预期的电压)。当致动(触摸)触摸传感器电容器904的电容值?#20445;?#20854;电容增加且后续静态电压将借此小于未致动时的电压。当将电容器904初始化到Vss?#20445;?#24773;况如此。当将电容器904初始化到Vdd?#20445;?#21518;续静态电压在未致动所述电容?#28304;?#24863;器时为约2/3*Vdd。
在分段V中,电容器906及916(取样与保持电容器)放电到Vss,电容?#28304;?#24863;器电容器904及护环电容902已经充电到Vdd。在分段VI中,电容器906、916及904耦合在一起,?#19994;?#26410;按下电容?#28304;?#25720;键108时将得到约2/3*Vdd的静态电压,?#19994;?#25353;下电容?#28304;?#25720;键108时将得到比2/3*Vdd?#28304;?#30340;静态电压。护环电容902遵循电容器904(电容?#28304;?#24863;器)上的电压以便最小化其之间的任何寄生电容。接近分段VI的结束,取样与保持电容器916从电容器906及904解耦?#20918;?#25345;在分段VI期间获得的静态电压。在分段VII中,电容器904(电容?#28304;?#24863;器)充电到实质上Vdd,接着在分段VIII的开始处电容器904(电容?#28304;?#24863;器)及护环电容902放电到实质上Vss。同?#24065;?#22312;分段VIII中,存储于取样与保持电容器916上的静态电压由ADC918转换为表示静态电压且由数?#25191;?#29702;器106读取的数?#31181;怠?#26469;自ADC918的数?#31181;?#29992;于确定是否致动(触摸)电容?#28304;?#24863;器(例如,静态电压是否低于从未经致动触摸传感器预期的电压)。当致动(触摸)触摸传感器电容器904的电容值?#20445;?#20854;电容增加且后续静态电压将借此大于未致动时的电压。当将电容器904初始化到Vdd?#20445;?#24773;况如此。当将电容器904初始化到Vss?#20445;?#21518;续静态电压在未致动电容?#28304;?#24863;器时为约1/3*Vdd,如上文中所描述。这些序列针?#28304;?#25720;键108中的每一者重复。此外,通过每隔一电容性测量循环反转电压电荷极性及对电容性测量值求平均值,实?#33267;?#26368;小化共模噪声及干扰(例如,60Hz电力线干扰)的类型的差分操作。
本发明预期且在本发明的?#27573;?#20869;,可或可不存在护环3020。其中,ADC控制器110 控制时序、开关及驱动器选择以将电容?#28304;?#25720;传感器电容器904及ADC取样与保持电容器916(及906)充电及放电;将电容器904与电容器906耦合在一起,从而致使ADC?#36816;?#24471;电荷电压进行取样且将经取样电荷电压转换为数?#31181;擔?#19988;通知数?#25191;?#29702;器106经取样电荷电压的数?#31181;?#21487;用。另外,ADC控制器110可控制时序、开关及驱动器选择以将护环3020充电及放电。
参考图15,其描绘图9中所展示的电容性转换系统的示意性时序图。关于开关A到F的操作断开与闭合组合展示节点924、926、928及930上的电压。本发明预期且在本发明的?#27573;?#20869;可使用具有相等效应的其它及进一步电路设计及时序图,?#19994;?#23376;电路设计领域的且受益于本发明的一般技术人员可复制本文中所描述的结果。
参考图16,其描绘图11中所展示的电容性转换系统的示意性时序图。关于开关A到F的操作断开与闭合组合展示节点924、926、928及930上的电压。图16基本上表示与图15中所展示的电压及时序波形相同的电压及时序波形。本发明预期且在本发明的?#27573;?#20869;可使用具有相等效应的其它及进一步电路设计及时序图,?#19994;?#23376;电路设计领域的且受益于本发明的一般技术人员可复制本文中所描述的结果。
参考图17及18,其描绘根据本发明的特定实例性实施例的电容性转换的示意性流程图。图17及18中所描绘的示意性流程图表示具有图9、10及15中所展示的CVD处理能力的混合信号集成电路装置的操作。可针对第一电容性测量执行以下步骤。在步骤1102中,开始电容值转换。在步骤1104中,将电容器906与电容器916的取样与保持电容器组合充电到第一电压。在步骤1106中,将电容?#28304;?#24863;器充电到第二电压。第一电压可为Vdd?#19994;?#20108;电压可为Vss或?#31895;?#20134;然。任选地,在步骤1108中,可将电容?#28304;?#24863;器护环充电到第二电压以便最小化原本将由于因电容?#28304;?#24863;器与邻近导体之间的电压电位差导致的静电电荷而形成于电容?#28304;?#24863;器处的寄生电容。
接下来,在步骤1110中,将传感器护环充电/放电到第三电压,同时执行其中将先前充电到第一电压的取样与保持电容器组合耦合?#36739;?#21069;充电到第二电压的电容?#28304;?#24863;器的步骤1112。步骤1110与步骤1112可互换,只要两者彼此同时发生即可。在步骤1114中,将取样与保持电容器和电容?#28304;?#24863;器耦合在一起达足够长时间以实现到静态第一电荷的完全稳定。接着,在步骤1116中,将取样与保持电容器从电容?#28304;?#24863;器解耦且取样与保持电容器此后保持经稳定的第一电荷。在步骤1118中,存储于取样与保持电容器中的第一电荷到数字表示的转换开始。
在步骤1120中,将电容?#28304;?#24863;器短暂地放电到第二电压。在步骤1122中,将电容?#28304;?#24863;器充电到第一电压。任选地,在步骤1124中,将电容?#28304;?#24863;器护环充电到第一 电压以便最小化原本将由于因电容?#28304;?#24863;器与邻近导体之间的电压电位差导致的静电电荷而形成于电容?#28304;?#24863;器处的寄生电容。在步骤1126中,第一电荷到其数字表示的转换终止且接着由数?#25191;?#29702;器106读取以用于确定电容?#28304;?#24863;器108的电容值。
可针对任选第二电容性测量执行以下步骤。在步骤1128中,将电容器906与916的取样与保持电容器组合充电到第二电压。在步骤1130中,将电容?#28304;?#24863;器充电到第一电压。任选地,在步骤1132中,将电容?#28304;?#24863;器护环充电到第一电压以便最小化原本将由于因电容?#28304;?#24863;器与邻近导体之间的电压电位差导致的静电电荷而形成于电容?#28304;?#24863;器处的寄生电容。
任选地,接下来在步骤1134中,将传感器护环充电/放电到第四电压,同时执行其中将先前充电到第二电压电平的取样与保持电容器组合耦合?#36739;?#21069;充电到第一电压的电容?#28304;?#24863;器的步骤1136。步骤1134与步骤1136可互换,只要两者彼此同时发生即可。在步骤1138中,将取样与保持电容器组合和电容?#28304;?#24863;器耦合在一起达足够长时间以实现到静态第二电荷的完全稳定。接着,在步骤1140中,将取样与保持电容器从电容?#28304;?#24863;器解耦且取样与保持电容器此后保持经稳定的第二电荷。在步骤1142中,存储于取样与保持电容器中的第二电荷到数字表示的转换开始。
在步骤1144中,将电容?#28304;?#24863;器短暂地放电到第一电压。在步骤1146中,将电容?#28304;?#24863;器充电到第二电压。任选地,在步骤1148中,将电容?#28304;?#24863;器护环充电到第二电压以便最小化原本将由于因电容?#28304;?#24863;器与邻近导体之间的电压电位差导致的静电电荷而形成于电容?#28304;?#24863;器处的寄生电容。在步骤1150中,第二电荷到其数字表示的转换终止且接着由数?#25191;?#29702;器106读取以用于确定电容?#28304;?#24863;器108的电容值。获得第一及第二电荷转换两者的优点是其可经处理以减小共模噪声及干扰(例如,60Hz电力线干扰)。
参考图19及20,其描绘根据本发明的另一特定实例性实施例的电容性转换的示意性流程图。图19及18中所描绘的示意性流程图表示具有图11、12及16中所展示的CVD处理能力的混合信号集成电路装置的操作。可针对第一电容性测量执行以下步骤。在步骤1202中,开始电容值转换。在步骤1204中,将电容器906与电容器916的取样与保持电容器组合充电到第一电压。在步骤1206中,将电容?#28304;?#24863;器及(任选地)电容?#28304;?#24863;器护环充电到第二电压。第一电压可为Vdd?#19994;?#20108;电压可为Vss或?#31895;?#20134;然。任选地,可将电容?#28304;?#24863;器护环充电到第二电压以便最小化原本将由于因电容?#28304;?#24863;器与邻近导体之间的电压电位差导致的静电电荷而形成于电容?#28304;?#24863;器处的寄生电容。
在步骤1212中,将先前充电到第一电压的取样与保持电容器组合耦合?#36739;?#21069;充电 到第二电压的电容?#28304;?#24863;器。在步骤1214中,将取样与保持电容器和电容?#28304;?#24863;器耦合在一起达足够长时间以实现到共同静态第一电荷的完全稳定。接着,在步骤1216中,将取样与保持电容器从电容?#28304;?#24863;器解耦且取样与保持电容器此后保持经稳定的第一电荷。在步骤1218中,存储于取样与保持电容器中的第一电荷到数字表示的转换开始。
在步骤1220中,将电容?#28304;?#24863;器及(任选地)护?#33539;?#26242;地放电到第二电压。在步骤1222中,将电容?#28304;?#24863;器及(任选地)护环充电到第一电压。任选地,可将电容?#28304;?#24863;器护环充电到第一电压以便最小化原本将由于因电容?#28304;?#24863;器与邻近导体之间的电压电位差导致的静电电荷而形成于电容?#28304;?#24863;器处的寄生电容。在步骤1226中,第一电荷到其数字表示的转换终止且接着由数?#25191;?#29702;器106读取以用于确定电容?#28304;?#24863;器108的电容值。
可针对任选第二电容性测量执行以下步骤。在步骤1228中,将电容器906与916的取样与保持电容器组合充电到第二电压。在步骤1230中,将电容?#28304;?#24863;器及(任选地)电容?#28304;?#24863;器护环充电到第一电压。任选地,可将电容?#28304;?#24863;器护环充电到第一电压以便最小化原本将由于因电容?#28304;?#24863;器与邻近导体之间的电压电位差导致的静电电荷而形成于电容?#28304;?#24863;器处的寄生电容。
在步骤1236中,将先前充电到第二电压电平的取样与保持电容器组合耦合?#36739;?#21069;充电到第一电压的电容?#28304;?#24863;器。在步骤1238中,将取样与保持电容器组合和电容?#28304;?#24863;器耦合在一起达足够长时间以实现到静态第二电荷的完全稳定。接着,在步骤1240中,将取样与保持电容器从电容?#28304;?#24863;器解耦且取样与保持电容器此后保持经稳定的第二电荷。在步骤1242中,存储于取样与保持电容器中的第二电荷到数字表示的转换开始。
在步骤1244中,将电容?#28304;?#24863;器及(任选地)护?#33539;?#26242;地放电到第一电压。在步骤1246中,将电容?#28304;?#24863;器及(任选地)护环充电到第二电压。任选地,可将电容?#28304;?#24863;器护环充电到第二电压以便最小化原本将由于因电容?#28304;?#24863;器与邻近导体之间的电压电位差导致的静电电荷而形成于电容?#28304;?#24863;器处的寄生电容。在步骤1250中,第二电荷到其数字表示的转换终止且接着由数?#25191;?#29702;器106读取以用于确定电容?#28304;?#24863;器108的电容值。获得第一及第二电荷转换两者的优点是其可经处理以减小共模噪声及干扰(例如,60Hz电力线干扰)。

关于本文
本文标题:具有定序器驱动的模/数转换器的微控制器.pdf
链接地址:http://www.pqiex.tw/p-6115615.html
关于我们 - 网站声明 - 网站地图 - 资源地图 - ?#20122;?#38142;接 - 网站客服 - 联系我们

[email protected] 2017-2018 zhuanlichaxun.net网站版权所有
经营许可证编号:粤ICP备17046363号-1 
 


收起
展开
平码五不中公式规律 大乐透2带连线带坐标 内蒙古十一选五基本走势图手机版 325捕鱼手机版官方网站 黑龙江十一选五手机版 极速11选5投注技巧 斯托克利物浦历史交战 杰克棋牌游戏平台 三分彩五星全天计划 分分彩走势图解 湖北11选5中奖技巧