平码五不中公式规律
  • / 20
  • 下载费用:30 金币  

一种像素单元及其制造方法和TFT阵列基板、显示装置.pdf

关 键 ?#21097;?/dt>
一种 像素 单元 及其 制造 方法 TFT 阵列 显示装置
  专利查询网所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
摘要
申请专利号:

CN201310755317.1

申请日:

2013.12.31

公开号:

CN103913909A

公开日:

2014.07.09

当前法律状态:

授权

有效性:

有权

法?#19978;?#24773;: 授权|||?#25269;?#23457;查的生效IPC(主分类):G02F 1/1343申请日:20131231|||公开
IPC分类号: G02F1/1343; G02F1/1333 主分类号: G02F1/1343
申请人: 厦门天马微电子有限公司; 天马微电子股份有限公司
发明人: 宋琼; 沈柏平; 张沼栋
地址: 361101 福建省厦门市翔安区翔安西路6999号
优?#28909;ǎ?/td>
专利代理机构: 北京同达信恒知识产权代理有限公司 11291 代理人: 刘松
PDF完整版下载: PDF下载
法律状态
申请(专利)号:

CN201310755317.1

授权公告号:

||||||

法律状态公告日:

2017.01.25|||2014.08.06|||2014.07.09

法律状态类型:

授权|||?#25269;?#23457;查的生效|||公开

摘要

本发明公开了一种像素单元及其制造方法和TFT阵列基板、显示装置,主要内容包括:在像素电极位于公共电极下方时,在公共电极与像素电极之间设置屏蔽电极,且该屏蔽电极与像素电极和所述公共电极绝缘,每个所述屏蔽电极位于相邻的两个所述公共电极支电极之间。从而,屏蔽电极可?#32536;?#28040;掉部分像素电极产生的垂直电场,使得液晶排列方式不会影响光的透过率,避免在像素电极正上方产生暗区。

权利要求书

权利要求书
1.  一种像素单元,其特征在于,所述像素单元包括:
像素电极;
公共电极,位于所述像素电极上方且与所述像素电极绝缘,所述公共电极包括至少两个支电极;
多个屏蔽电极,位于所述像素电极与所述公共电极之间,且与所述像素电极和所述公共电极绝缘,每个所述屏蔽电极位于相邻的两个所述公共电极支电极之间。

2.  如权利要求1所述的像素单元,其特征在于,每个所述屏蔽电极与相邻的两个所述公共电极支电极的距离相等。

3.  如权利要求1所述的像素单元,其特征在于,所述公共电极支电极和所述屏蔽电极都为条形结构,或都为Z形结构。

4.  如权利要求3所述的像素单元,其特征在于,在所述公共电极支电极和屏蔽电极为条形时,所述屏蔽电极的长度与其下方的所述公共电极支电极的长度相等,所述屏蔽电极的宽度小于相邻的两个所述公共电极支电极之间的距离。

5.  如权利要求4所述的像素单元,其特征在于,所述屏蔽电极的宽度是相邻的两个所述公共电极支电极之间距离的1/3~1/2。

6.  如权利要求4所述的像素单元,其特征在于,相邻的两个所述公共电极支电极之间的距离为3.5μm~5μm,所述屏蔽电极的宽度为1.7μm。

7.  如权利要求1所述的像素单元,其特征在于,所述屏蔽电极的厚度为20nm~50nm,所述公共电极支电极的厚度为40nm~50nm。

8.  如权利要求1所述的像素单元,其特征在于,所述屏蔽电极的电位为0V或处于电位浮置状态。

9.  如权利要求1所述的像素单元,其特征在于,所述屏蔽电极的材料为透明导电材料。

10.  一种像素单元,其特征在于,所述像素单元包括:
公共电极;
像素电极,位于所述公共电极上方且与所述公共电极绝缘,所述像素电极包括至少两个支电极;
多个屏蔽电极,位于所述像素电极各支电极的正上方,且每个所述屏蔽电极与所述像素电极绝缘。

11.  如权利要求10所述的像素单元,其特征在于,所述屏蔽电极的宽度是其下方的像素电极支电极宽度的1/3~1/2。

12.  如权利要求10所述的像素单元,其特征在于,所述像素电极支电极的宽度为3.5μm~5μm,所述屏蔽电极的宽度为1.7μm。

13.  如权利要求10所述的像素单元,其特征在于,所述屏蔽电极的电位为0V或处于电位浮置状态。

14.  一种TFT阵列基板,其特征在于,包括权利要求1~9或10~13任一所述的多个像素单元。

15.  一种显示装置,包括权利要求14所述的TFT阵列基板。

16.  一种像素单元的制造方法,其特征在于,所述方法包括:
在基板之上形成像素电极;
在像素电极之上形成第一绝缘层;
在所述第一绝缘层之上形成屏蔽电极;
在所述屏蔽电极上方形成第二绝缘层;
在所述第二绝缘层上方形成公共电极,其中,所述公共电极包括至少两个支电极,每个所述屏蔽电极位于相邻的两个所述公共电极支电极之间;
在所述公共电极上方形成第三绝缘层。

17.  一种像素单元的制造方法,其特征在于,所述方法包括:
在基板之上形成公共电极;
在公共电极之上形成第一绝缘层;
在所述第一绝缘层之上形成像素电极,其中,所述像素电极包括至少两个支电极;
在所述像素电极上方形成第二绝缘层;
在所述第二绝缘层上方形成与各所述像素电极支电极对应的屏蔽电极。

说明书

说明书一种像素单元及其制造方法和TFT阵列基板、显示装置
技术领域
本发明涉及显示技术领域,尤其涉及一种像素单元及其制造方法和TFT阵列基板、显示装置。
背景技术
在现有技术中,由于FFS显示模式的液晶显示装置制作简单,并且可?#28304;?#21040;很宽的视角,因此,这种显示模式成为能够改善视角特性并实现大面积显示的最有吸引力的办法。
然而,由于FFS显示模式下的液晶显示装置中,像素电极与公共电极均位于下基板(TFT阵列基板)一侧,且处于不同膜层,因此,像素电极与相邻公共电极之间会产生边缘电场,导致像素电极中心位置处近似为一个垂直电场(即电力线均朝上、或朝下排列),进而使得液晶在此处的偏转较小,甚至不偏转,直接影响液晶显示装置的透光?#30465;?
如图1所示,上方为FFS显示模式下像素单元的亮度图,其中,像素电极宽度为3.1μm,像素电极的间距为3.4μm;下方为上方像素单元沿横向的穿透率曲线图。图1中所示的暗色区域为像素电极所在的位置,在显示过程中,由于像素电极在自身正上方产生的垂直电场,会导致这两个?#34109;?#21306;域的亮度较差,尤其是中间区域,可能会呈现黑态。在?#21414;?#31359;透率曲线图中,显示区域中不同位置呈现了不同的穿透率,其中,穿透?#39318;?#22823;的位置为5μm附近和17μm附近(两个较高的波峰),对应于图1上方?#26800;?#20142;区,可?#28304;?#21040;30%左?#19994;?#31359;透率;而穿透?#39318;?#23567;的位置为7μm附近和14μm附近(两个较低的波谷),对应于图1上方?#26800;?#26263;区(?#34109;?#21306;域),只有15%左?#19994;?#31359;透?#30465;?
可见,由于像素电极而产生的位于自身正上方的垂直电场,会?#29616;?#24433;响液 晶显示装置的穿透率,进而影响液晶显示装置的性能。
发明内容
有鉴于此,本发明实施例提供一种像素单元及其制造方法和TFT阵列基板、显示装置,用以解决现有技术中存在的像素电极上方的光透过?#24335;?#20302;的问题。
本发明实施例采用以下技术方?#31119;?
一种像素单元,所述像素单元包括:像素电极;公共电极,位于所述像素电极上方且与所述像素电极绝缘,所述公共电极包括至少两个支电极;多个屏蔽电极,位于所述像素电极与所述公共电极之间,且与所述像素电极和所述公共电极绝缘,每个所述屏蔽电极位于相邻的两个所述公共电极支电极之间。
一种像素单元,所述像素单元包括:公共电极;像素电极,位于所述公共电极上方且与所述公共电极绝缘,所述像素电极包括至少两个支电极;多个屏蔽电极,位于所述像素电极各支电极的正上方,且每个所述屏蔽电极与所述像素电极绝缘。
一种TFT阵列基板,包括所述的多个像素单元。
一种显示装置,包括所述的TFT阵列基板。
一种像素单元的制造方法,所述方法包括:在基板之上形成像素电极;在像素电极之上形成第一绝缘层;在所述第一绝缘层之上形成屏蔽电极;在所述屏蔽电极上方形成第二绝缘层;在所述第二绝缘层上方形成公共电极,其中,所述公共电极包括至少两个支电极,每个所述屏蔽电极位于相邻的两个所述公共电极支电极之间;在所述公共电极上方形成第三绝缘层。
一种像素单元的制造方法,所述方法包括:在基板之上形成公共电极;在公共电极之上形成第一绝缘层;在所述第一绝缘层之上形成像素电极,其中,所述像素电极包括至少两个支电极;在所述像素电极上方形成第二绝缘层;在所述第二绝缘层上方形成与各所述像素电极支电极对应的屏蔽电极。
本发明实施例的有益效果如下:
通过本发明实施例提供的一种像素单元及其制造方法和TFT阵列基板、显示装置,在像素电极位于公共电极下方时,在公共电极与像素电极之间设置屏蔽电极,且该屏蔽电极与像素电极和所述公共电极绝缘,每个所述屏蔽电极位于相邻的两个所述公共电极支电极之间。从而,屏蔽电极可?#32536;?#28040;掉部分像素电极产生的垂直电场,使得液晶排列方式不会影响光的透过率,避免在像素电极正上方产生暗区。
附图说明
为了更清楚地说明本发明实施例?#26800;?#25216;术方?#31119;?#19979;面将对实施例描述中所需要使用的附图作简要介绍,显而易见地,下面描述?#26800;?#38468;图仅仅是本发明的一些实施例,对于本领域的普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为背景技术中FFS显示模式下像素单元的亮度图及?#21414;?#31359;透率曲线图;
图2为本发明实施例一中提供的一种像素单元剖面图;
图3为本发明实施例一中像素单元的俯视图;
图4为本发明实施例一中针对像素单元的模拟仿真图;
图5为本发明实施例二提供的像素单元的剖面图;
图6为本发明实施例二中像素单元的俯视图;
图7(a)为本发明实施例二?#26800;?#19968;组模拟仿真图;
图7(b)为本发明实施例二?#26800;?#20108;组模拟仿真图;
图7(c)为本发明实施例二?#26800;?#19977;组模拟仿真图;
图8(a)~图8(f)为本发明实施例三提供的制造像素单元的过程中各像素单元的剖面图;
图9(a)~图9(e)为本发明实施例四提供的制造像素单元的过程中各像 素单元的剖面图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明作进一步地详?#35813;?#36848;,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明?#26800;?#23454;施例,本领域普通技术人员在没有做出创造性劳动前提?#28388;?#33719;得的所有其它实施例,都属于本发明保护的范围。
在本发明实施例中,主要针对FFS显示模式的显示装置进行说明,由于像素电极正上方的垂直电场的影响,而导致该区域的液晶排列影响光的透过率,进而产生暗区。为?#31169;?#20915;FFS显示模式?#26800;?#20687;素电极产生的暗区,在本发明实施例中,在像素电极上方增加了屏蔽电极,用?#32536;?#28040;部分像素电极上方的垂直电场;而针对像素电极与公共电极的位置不同,可以将屏蔽电极设置在不同位置处,但该屏蔽电极必须位于像素电极的上方,与像素电极的形状类似,或者与像素电极未被公共电极遮挡区域的形状类似。
以下结合说明书附图对本发明实施例进行详细说明,但本发明并不限于以下实施例。
实施例一:
如图2所示,为本发明实施例一中提供的一种像素单元剖面图,主要包括以下结构单元:
像素电极101。
一般情况下,所述像素电极101为面状电极,位于基板105的第四绝缘层106之上,该第四绝缘层106与基板105之间?#32929;?#32622;有栅极绝缘层107和数据线108。
公共电极102,位于所述像素电极101上方且与所述像素电极101绝缘,所述公共电极包括至少两个支电极103。
优选地,所述公共电极支电极103的厚度一般可以设定为40nm~50nm。
其中,该像素电极101与公共电极102的材料均可以为透明导电材料。
多个屏蔽电极104,位于所述像素电极101与所述公共电极支电极103之间,且与所述像素电极101和所述公共电极102绝缘,每个所述屏蔽电极104位于相邻的两个所述公共电极支电极103之间。
优选地,每个所述屏蔽电极104与相邻的两个所述公共电极支电极103的距离相等。虽然屏蔽电极104位于公共电极的下方,但是,屏蔽电极104的两?#21496;?#31163;相邻的两个公共电极支电极103的水平距离相等。
优选地,所述屏蔽电极104的宽度是相邻的两个所述公共电极支电极103之间距离的1/3~1/2。一方面,使得屏蔽电极104不致于太小,在自身所在位置产生的电场恰?#27599;梢缘?#28040;掉部分垂直电场,另一方面,又使得屏蔽电极104不致于过大,?#29616;?#24433;响像素电极与公共电极之间的电场。
优选地,相邻的两个所述公共电极支电极103之间的距离为3.5μm~5μm。
优选地,当所述相邻的两个所述公共电极支电极103之间的距离为3.5μm~5μm时,所述屏蔽电极104的宽度一般可以设置为1.7μm。
优选地,所述屏蔽电极104的材料为透明导电材料,例如:氧化铟锡、氧化铟锌等,其厚度可以设置为20nm~50nm。而且,在所述像素电极101与屏蔽电极104之间有第一绝缘层110,所述第一绝缘层110的厚度为20~100nm,在所述屏蔽电极104与所述公共电极102之间有第二绝缘层109,所述第二绝缘层110的厚度为0.2μm。以及在公共电极之上还有第三绝缘层111。
结合图3所示的像素单元的俯视图,在本发明实施例中,所述公共电极支电极103和所述屏蔽电极104可以都为条形结构,或都为Z形结构。当然,本发明并不限于此,可以包括现有技术中能够满足本发明的所有的电极结构。
优选地,在所述公共电极支电极和屏蔽电极为条形时,所述屏蔽电极的长度与其下方的所述公共电极支电极的长度相等,所述屏蔽电极的宽度小于相邻的两个所述公共电极支电极之间的距离。
优选地,在本发明实施例中,所述屏蔽电极的电位可以设置为0V或设置为电位浮置状态。
以下结合实验模拟仿真图来对该像素单元进行详?#35813;?#36848;:
如图4所示,左图为利用现有技术?#26800;?#20687;素单元进行实验得到的模拟仿真图,右图利用本发明实施例一提供的像素单元进行试验得到的模拟仿真图。
其中,像素电极为面状电极,公共电极有至少两个条形的支电极,如左图所示的方式进?#20449;?#21015;,像素电极在下方,公共电极在上方,且像素电极W1的宽度为4.0μm,W2的宽度为5μm,各公共电极支电极之间的距离W3为6.0μm。?#24065;?#19978;述结构形成的像素单元进行试验时,得到左图?#26800;?#36879;过率模拟仿真图,根据分析可?#32536;?#30693;,对应于各公共电极支电极之间的距离W3的位置,光透过率明显较低,在经过进一步分析之后,可以确定,是由于各公共电极支电极之间的距离W3的位置处的像素电极产生了垂直于基板的电场,因此,影响了液晶在该位置的排列方式,进而影响该位置处的光透过率,导致出现暗区。
为了克服由于光透过率低而导致的暗区,需要尽量屏蔽掉各公共电极支电极之间的距离W3的位置处的垂直电场。在本发明实施例一中,以现有的像素单元为基础,增加了屏蔽电极,用于屏蔽掉位于各公共电极支电极之间的垂直电场。
具体地,以图4?#26800;?#21491;图为例,像素电极W1的宽度为4.0μm,W2的宽度为5μm,厚度为50nm;各公共电极支电极之间的距离W3为6.0μm,厚度为50nm;屏蔽电极的宽度为1.7μm,厚度为50nm。当对右图?#26800;?#20687;素单元进行试验时,得到右图?#26800;?#36879;过率模拟仿真图,可见,在屏蔽电极所在的区域(即各公共电极支电极之间的位置处),光透过率明显提高了,几乎没有特别明显的低谷,这?#19988;?#20026;:所述屏蔽电极?#19981;?#30456;应产生一个电场,将抵消掉像素电极产生的部分垂直电场,从而,使得垂直方向的电场减弱,不致于影响液晶的排列方式,也就不会?#26723;?#20809;透过?#30465;?
需要说明的是,在进行本发明实施例一?#26800;?#27169;拟仿真试验时,通过多?#25991;?#25311;仿真试验发现:将屏蔽电极设置为浮置状态,能够有效改善像素电极上方的暗区,可?#28304;?#21040;改善暗区的目的。而且,将屏蔽电极设置为浮置状态,对于后续的工艺流程而言,在一定程度上?#26723;?#20102;工艺复杂度。
实施例二:
如图5所示,为本发明实施例二提供的像素单元的剖面图,主要包括以下结构单元:
公共电极201。
在此情况下,所述公共电极201为面状电极,位于基板205的第四绝缘层206之上,该第四绝缘层206与基板205之间?#32929;?#32622;有栅极绝缘层207和数据线208。
像素电极202,位于所述公共电极上方且与所述公共电极绝缘,所述像素电极包括至少两个支电极203。
优选地,所述像素电极支电极203的厚度一般可以设定为40nm~50nm,所述像素电极支电极的宽度为3.5μm~5μm,。
多个屏蔽电极204,位于所述像素电极各支电极的正上方,且每个所述屏蔽电极与所述像素电极绝缘。
优选地,所述屏蔽电极的宽度是其下方的像素电极支电极宽度的1/3~1/2,优选地,所述屏蔽电极的宽度可以设置为1.7μm。
优选地,所述屏蔽电极204的材料为透明导电材料,例如:氧化铟锡、氧化铟锌等,其厚度可以设置为20nm~50nm。而且,在所述像素电极202与屏蔽电极204之间有第三绝缘层209,所述第三绝缘层的厚度为20nm~100nm,在所述像素电极202与所述公共电极201之间有第二绝缘层210,所述第二绝缘层210的厚度为0.2μm。
结合图6所示的像素单元的俯视图,在本发明实施例中,所述像素电极支电极203和所述屏蔽电极204可以都为条形结构,或都为Z形结构。当然,本 发明并不限于此,可以包括现有技术中能够满足本发明的所有的电极结构。
优选地,在所述像素电极支电极和屏蔽电极为条形时,所述屏蔽电极的长度与其下方的所述像素电极支电极的长度相等,所述屏蔽电极的宽度小于像素电极支电极的宽度。
优选地,在本发明实施例中,所述屏蔽电极的电位可以设置为0V或设置为电位浮置状态。
以下结合实验模拟仿真图来对该像素单元进行详?#35813;?#36848;:
实例1:
如图7(a)所示,为本发明实施例二的第一组模拟仿真图。
其中,公共电极为面状电极,像素电极有至少两个条形的支电极,如左图所示的方式进?#20449;?#21015;,公共电极在下方,像素电极在上方,且像素电极支电极的宽度为3.5μm,各像素电极支电极之间的距离为3.4μm。?#24065;?#19978;述结构形成的像素单元进行试验时,得到左图?#26800;?#36879;过率模拟仿真图,根据分析可?#32536;?#30693;,对应于各像素电极支电极之上的位置附近,光透过?#24335;?#20302;,在经过进一步分析之后,可以确定,是由于各像素电极支电极在其上方产生了垂直于基板的电场,因此,影响了液晶在该位置的排列方式,进而影响该位置处的光透过率,导致出现暗区。
为了克服由于光透过率低而导致的暗区,需要尽量屏蔽掉各像素电极支电极上方附近的垂直电场。在本发明实例1中,通过增加屏蔽电极的方式,屏蔽掉位于各像素电极支电极上方附近的垂直电场。
具体地,以图7(a)?#26800;?#21491;图为例,像素电极支电极的宽度为3.5μm,厚度为50nm;各像素电极支电极之间的距离为3.4μm,厚度为50nm;屏蔽电极的宽度为1.7μm,厚度为50nm。当对右图?#26800;?#20687;素单元进行试验时,得到右图?#26800;?#36879;过率模拟仿真图,可见,在屏蔽电极所在的区域(即各像素电极支电极正上方),光透过率提高了,几乎没有特别明显的低谷,这?#19988;?#20026;:所述屏蔽电极?#19981;?#30456;应产生一个电场,将抵消掉像素电极产生的部分垂直电 场,从而,使得垂直方向的电场减弱,不致于影响液晶的排列方式,也就不会?#26723;?#20809;透过?#30465;?
实例2:
如图7(b)所示,为本发明实施例二的第二组模拟仿真图。
其中,在该实例2中,将像素电极支电极的宽度变更为4.0μm,其他的?#38382;?#20173;?#26377;?#23454;例1?#26800;?#25968;值,得到如图7(b)所示的模拟仿真图。
由左图可知,在像素电极支电极的宽度增大后,会加大对像素电极支电极上方区域的透过率的影响;
由右图可知,通过在增大宽度后的像素电极支电极的上方设置屏蔽电极,使得到的光透过率曲线更加平滑,提高了改善的程度。
实例3:
如图7(c)所示,为本发明实施例二的第三组模拟仿真图。
其中,像素电极支电极W1的宽度为4.0μm,W2的宽度为5μm,各像素电极支电极之间的距离W3为6.0μm。?#24065;?#19978;述结构形成的像素单元进行试验时,得到左图?#26800;?#36879;过率模拟仿真图,根据分析可?#32536;?#30693;,对应于各像素电极支电极正上方的位置,光透过?#24335;?#20302;,并且,在各像素电极支电极之间间隔的位置处,因为相邻像素电极支电极的距离?#26174;叮?#20809;透过率也很低,由图中可以看到,三个明显的大波谷,分别对应于像素电极支电极之间的间隔位置,较?#26410;?#30340;波谷,分别对应于像素电极支电极的正上方;在经过进一步分析之后,可以确定,由于像素电极支电极之间距离?#26174;?#32780;导致像素电极支电极之间横向电场较弱,因此,影响了液晶的排列方式,进而影响光透过率,导致出现暗区。
为了克服由于光透过率低而导致的暗区,在本发明实例3中,同样增加了屏蔽电极。具体地,以图7(c)?#26800;?#21491;图为例,像素电极W1的宽度为4.0μm,W2的宽度为5μm,厚度为50nm;各像素电极支电极之间的距离W3为6.0μm,厚度为50nm;屏蔽电极的宽度为1.7μm,厚度为50nm。当对右图 ?#26800;?#20687;素单元进行试验时,得到右图?#26800;?#36879;过率模拟仿真图,可见,在屏蔽电极所在的区域(即各像素电极支电极上方的位置处),光透过率明显提高了,几乎没有特别明显的低谷,原因同上述实例2类似。
然而,进一步分析右图,针对该实例3?#26800;?#20687;素单元结构,仍然能通过增加屏蔽电极的方式改善像素电极支电极上方的透过?#24335;?#20302;的问题。
基于本发明实施例一提供的像素单元,本发明实施例三介绍了一种制造所述像素单元的制造方法。
实施例三:
如图8(a)~8(f)所示,为本发明实施例三提供的制造像素单元的过程中各像素单元的剖面图,主要包括以下过程:
如图8(a)所示,在基板105之上形成像素电极101。具体地,在本发明实施例中,可以通过第一道光罩工艺,利用现有的曝光显影技术,在选取的基板之上形成面状的像素电极101。其实,在形成像素电极101之前,还需要在基板105之上?#26469;?#21046;备栅极绝缘层107、数据线108和第四绝缘层106。
如图8(b)所示,在像素电极101之上形成第一绝缘层110。具体地,可以利用沉积的方式在形成的像素电极之上形成第一绝缘层。第一绝缘层可以采用氧化硅、氮化硅等材料。
如图8(c)所示,在所述第一绝缘层110之上形成屏蔽电极104。具体可以通过在第一绝缘层110之上沉积透明导电层,并利用光刻工艺,形成屏蔽电极104。
如图8(d)所示,在所述屏蔽电极104上方形成第二绝缘层109。可以利用沉积的方式在屏蔽层上方形成第二绝缘层109。第二绝缘层可以采用氧化硅、氮化硅等材料。
如图8(e)所示,在所述第二绝缘层109上方形成公共电极102,其中,所述公共电极包括至少两个支电极103,每个所述屏蔽电极104位于相邻的两个所述公共电极支电极103之间。在第二绝缘层之上沉积透明导电层,并利用 相应?#21450;?#26681;据光刻工艺,形成公共电极。需要说明的是,在本发明实施例中,所述公共电极包括两个以上的支电极,相邻的两个所述公共电极支电极之间的位置的下方都存在一个屏蔽电极,且该屏蔽电极与相邻的两个公共电极支电极的距离相等。
如图8(f)所示,在所述公共电极上方形成第三绝缘层111。需要说明的是,在本发明实施例中,第一绝缘层、第二绝缘层、第三绝缘层以及第四绝缘层均可以通过现有的沉积方式或者涂布方式形成,具体不作限定。而且所述第一绝缘层、第二绝缘层、第三绝缘层以及第四绝缘层的材料均可以是硅氧化物?#26800;?#19968;种或多种的组合。
基于本发明实施例二提供的像素单元,本发明实施例四介绍了一种制造所述像素单元的制造方法。
实施例?#27169;?
如图9所示,为本发明实施例四提供的制造像素单元的过程中各像素单元的剖面图,主要包括以下过程:
如图9(a)所示,在基板之上形成公共电极201。具体地,可以通过第一道光罩工艺,利用现有的曝光显影技术,在选取的基板205之上形成面状的公共电极201。其实,在形成公共电极201之前,还需要在基板205之上?#26469;?#21046;备栅极绝缘层207、数据线208和第四绝缘层206。
如图9(b)所示,在公共电极201之上形成第一绝缘层210。
如图9(c)所示,在所述第一绝缘层210之上形成像素电极202,其中,所述像素电极202包括至少两个支电极203。在第一绝缘层之上沉积透明导电层,并利用相应?#21450;?#26681;据光刻工艺,形成像素电极。需要说明的是,在本发明实施例中,所述像素电极包括两个以上的支电极,每个像素电极支电极正上方都存在一个屏蔽电极。
如图9(d)所示,在所述像素电极上方形成第二绝缘层209。
如图9(e)所示,在所述第二绝缘层209上方形成与各所述像素电极支电 极对应的屏蔽电极204。具体地,在第二绝缘层之上沉积透明导电层,并利用光刻工艺,形成与各所述像素电极支电极对应的屏蔽电极。需要说明的是,此时形成的屏蔽电极位于各像素电极支电极的正上方。
实施例五:
一种TFT阵列基板,包括实施例一和实施例二中任一所述的多个像素单元,以及与现有技术中相同的其他结构单元。
实施例六:
一种显示装置,包括实施例五所述的TFT阵列基板。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,?#28909;?#26412;发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意?#21450;?#21547;这些改动和变型在内。

关于本文
本文标题:一种像素单元及其制造方法和TFT阵列基板、显示装置.pdf
链接地址:http://www.pqiex.tw/p-6115931.html
关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们

[email protected] 2017-2018 zhuanlichaxun.net网站版权所有
经营许可证编号:粤ICP备17046363号-1 
 


收起
展开
平码五不中公式规律 富宝彩坛fbfb 福建快三下载安卓版 mg冰上曲棍球最新技巧 青海快三结果 赛车前三稳赚技巧 炸金花开人要翻倍吗 海南七星彩版互换专区 波克捕鱼老版本下载 北京时时赛车九码 每只股票都会赚钱吗