平码五不中公式规律
  • / 18
  • 下载费用:30 金币  

显示驱动器IC.pdf

关 键 ?#21097;?/dt>
显示 驱动器 IC
  专利查询网所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
摘要
申请专利号:

CN201410184398.9

申请日:

2014.05.04

公开号:

CN104143321A

公开日:

2014.11.12

当前法律状态:

实审

有效性:

审中

法律详情: 著录事项变更IPC(主分类):G09G 3/36变更事项:申请人变更前:辛纳普蒂克斯显像装置合同会社变更后:辛纳普蒂克斯日本合同会社变更事项:地址变更前:日本东京都中野区中野四丁目10番2号变更后:日本东京都中野区中野四丁目10番2号|||实质审查的生效IPC(主分类):G09G 3/36申请日:20140504|||著录事项变更IPC(主分类):G09G 3/36变更事项:申请人变更前:辛纳普蒂克斯显像装置株式会社变更后:辛纳普蒂克斯显像装置合同会社变更事项:地址变更前:日本东京都小平市上水本町五丁目22番1号变更后:日本东京都中野区中野四丁目10番2号|||著录事项变更IPC(主分类):G09G 3/36变更事项:申请人变更前:瑞萨SP驱动器公司变更后:辛纳普蒂克斯显像装置株式会社变更事项:地址变更前:日本东京都变更后:日本东京都小平市上水本町五丁目22番1号|||公开
IPC分类号: G09G3/36 主分类号: G09G3/36
申请人: 瑞萨SP驱动器公司
发明人: 冈入洋介; 北村宏太
地址: 日本东京都
优?#28909;ǎ?/td> 2013.05.07 JP 2013-097279
专利代理机构: ?#26412;?#24066;金杜律师事务所 11256 代理人: 陈伟
PDF完整版下载: PDF下载
法律状态
申请(专利)号:

CN201410184398.9

授权公告号:

||||||||||||

法律状态公告日:

2016.10.19|||2016.06.08|||2015.06.24|||2015.01.07|||2014.11.12

法律状态类?#20572;?/td>

著录事项变更|||实质审查的生效|||著录事项变更|||著录事项变更|||公开

摘要

在对显示从主处理器供给的显示数据的显示面板进行驱动的显示驱动器IC中,抑制成本上升并?#26723;?#26174;示装置整体的耗电。一种显示驱动器IC,具有:存储从主处理器供给的显示数据的图像存储器;和从图像存储器读取显示数据并对连接的显示面板进行驱动的定时控制器,还具有向上述定时控制器供给内部时钟的内部时钟振荡电路,基于从外部供给的外部时钟对内部时钟振荡电路的振荡频率进行校准。能够?#26500;?#32473;外部时钟的主处理器暂停,从而能够?#26723;?#26174;示装置整体的耗电,因此不需要高价的振荡振子,能够抑制显示装置的成本上升。

权利要求书

权利要求书
1.  一种显示驱动器IC,其特征在于,具有:
图像存储器,其能够存储显示数据;
定时控制器,其从所述图像存储器读取所述显示数据,进行用于输出信号的定时控制,其中所述信号对连接的显示面板进行驱动;
时钟生成电路,其向所述定时控制器供给用于所述定时控制的内部时钟;和
校准电路,其基于从外部供给的外部时钟对所述内部时钟的频率进行校准。

2.  如权利要求1所述的显示驱动器IC,其特征在于,
还具有输入所述显示数据和传送时钟的接口电路,所述传送时钟用于传送所述显示数据,所述校准电路基于所述传送时钟对所述内部时钟的频率进行校准。

3.  如权利要求2所述的显示驱动器IC,其特征在于,
所述接口电路构成为能够与以MIPI为基准的由数据通道和时钟通道构成的信道连接,所述显示数据被从所述数据通道输入,所述传送时钟被从所述时钟通道输入。

4.  如权利要求2或3所述的显示驱动器IC,其特征在于,
还具有时钟检测电路,
所述校准电路构成为能够控制所述校准的执行或停止,
所述时钟检测电路构成为,能够检测所述传送时钟是输入还是停止,在所述传送时钟被输入的期间,能够进行使所述校准电?#20998;?#34892;所述校准的控制。

5.  如权利要求1所述的显示驱动器IC,其特征在于,
所述时钟生成电路具有规定所述内部时钟的频率的电阻和电容,所述电阻和所述电容?#26800;?#33267;少一方构成为能够通过所述校准而改变值。

6.  如权利要求1所述的显示驱动器IC,其特征在于,
所述校准电路构成为能够保持规定所述时钟生成电路的振荡频率的数?#31181;擔?#24182;具有:以所述内部时钟或将所述内部时钟分频而生成的分频时钟对基于所述外部时钟生成的定时信号的宽度进行计数的计数器;以及对所述计数器的计数值和规定的期望值进行比较的比较电路,并且所述校准电路构成为能够基于所述比较电路的比较结果而使所述数?#31181;?#22686;减。

7.  如权利要求6所述的显示驱动器IC,其特征在于,
所述校准电路构成为,具有:能够存储所述期望值的?#34892;?#20540;寄存器;和能够指定相对于所述期望值而?#24066;?#30340;偏差宽度的精度寄存器,在所述计数值相对于存储于所述?#34892;?#20540;寄存器的值偏离了比存储于所述精度寄存器的?#33633;?#30340;值时,能够?#26500;?#23450;所述时钟生成电路的振荡频率的所述数?#31181;?#22686;减。

8.  如权利要求6或7所述的显示驱动器IC,其特征在于,
所述校准电路具有修整电路和校准寄存器,
所述校准电路基于存储于所述修整电路和所述校准寄存器?#26800;?#20540;,规定对所述时钟生成电路的振荡频率进行规定的所述数?#31181;擔?BR>所述校准电路构成为,基于所述比较电路的比较结果,使存储于所述校准寄存器的值增减。

说明书

说明书显示驱动器IC
技术领域
本发明涉及显示驱动器IC(Integrated Circuit),尤其涉及能够适合利用于将从主处理器接收的显示数据显示在显示面板上的驱动器IC。
背景技术
液晶显示(LCD:Liquid Crystal Display)装置等显示装置具有驱动显示面板的显示驱动装置,显示驱动装置根据例如从主处理器接收的显示数据而生成并输出用于驱动显示面板的信号。显示驱动装置被称作LCD控制器、LCD驱动器、显示驱动器IC,或者被简称为显示驱动器或驱动器IC?#21462;?
在专利文献1中公开有将用于生成时钟的振荡电?#32442;?#32622;的LCD控制器(显示驱动装置)。LCD控制器将从外置的?#20302;?#25511;制IC(相当于上述主处理器)供给的显示数据显示在液晶显示面板上。显示数据作为由数字RGB构成的视频信号,与?#20302;?#26102;钟同步地从?#20302;?#25511;制IC向LCD控制器传送(该文献的段落0013~段落0016及图1)。在LCD控制器中内置有振荡电路。内置的振荡电路基于振荡振子而生成与?#20302;?#26102;钟独立且不同频率的时?#21360;CD控制器基于该时钟,生成水平同步信号和垂直同步信号等用于显示的控制信号(段落0020及图2)。在此前的技术中,由于基于?#20302;?#26102;钟生成水平同步信号和垂直同步信号等用于显示的控制信号,所?#28304;?#22312;无法灵活地应对显示面板的规格变更和?#20302;?#26102;钟的频?#26102;?#26356;的问题(段落0008~段落0009)。该问题通过专利文献1所公开的技术而被解决。由于视频信号从?#20302;?#25511;制IC与?#20302;?#26102;钟同步地被传?#20572;?#25152;以在LCD控制器中,需要调整用于接收该视频信号的定时(段落0023),但是, 该专利文献1的技术是着眼于可以使水平同步信号和垂直同步信号等用于显示的控制信号不与?#20302;?#26102;钟同步(段落0025)的技术。
在专利文献2中公开有低耗电且适于大容量显示的矩阵型显示控制装置。该装置具有主MPU(Micro-Processor Unit)、VRAM(Video Random Access Memory)和LCD模块,将存储于VRAM的显示数据传送到LCD模块内的帧存储器而进行显示。另外该装置具有模块控制器。模块控制器具有:用于将存储于VRAM的显示数据传送到LCD模块内的帧存储器的DMA(Direct Memory Access)电路;生成LCD模块所需要的扫描开始信号等的定时生成电路;以及低频振荡电路?#36879;?#39057;振荡电路。低频振荡电路始?#29031;?#33633;低频时钟并将其供给到定时生成电路,由此,扫描开始信号等始终被供给到LCD模块。另一方面,高频振荡电路间歇动作。高频振荡电路仅在显示数据存在变更时动作,将高频时钟供给到DMA电路而执行显示数据的传送。另外,该装置具有输入用触摸传感器和触摸传感器控制器。
在专利文献3中公开有使in-cell方式的触摸传感器和显示元件以分时交替动作的显示装置及其驱动方法。将1帧分割成显示模式和触摸传?#24515;?#24335;,以使两个模式交替执?#26800;?#26041;式通过定时控制器来控制栅极驱动器、数据驱动器及触摸控制器。该?#20302;?#27599;数行地断续地进行图像显示,在来自显示驱动器的图像输出停止的期间进行触摸传?#26657;?#30001;此实现高触摸检测精度。由于驱动显示元件的信号的噪声不会混入到触摸传感器的检测信号中,所以能够减轻噪声的影响。
现有技术文献
专利文献
专利文献1:日本特开2001-92423号公报
专利文献2:日本特开2001-60079号公报
专利文献3:日本特开2012-59265号公报
发明内容
本发明人对专利文献1、2及3进行?#25628;?#31350;,结果发现以下这样 新技术课题。
在液晶显示装置等显示装置中,低耗电化极为重要。如专利文献2所示,在显示驱动器IC上搭载帧存储器,通过始终生成显示所需要的控制信号而始终显示存储于帧存储器的显示数据,另一方面,通过间歇地执行数据向帧存储器的传?#20572;?#33021;够?#26723;?#29992;于传送显示数据的耗电。在此,如专利文献1记载那样,只要将用于始终生成显示所需要的控制信号的时钟和用于传送显示数据的时钟独立地设置即可,不需要使其相互同步。另外,用于显示的时钟只要遵守生成的各种控制信号间的定?#21271;?#20934;即可,其频率不谋求绝对精度。
但是,根据本发明人的研究结果可知,若用于显示的时钟和用于传送显示数据的时钟大幅偏离预定关系,则会产生以下那样的问题。即,在显示的定时过早的情况下,可能产生为了显示而从未进行数据传送的帧存储器的地址读取数据从而导致显示图像错?#19994;?#38382;题。另一方面,在显示的定时过迟的情况下,可能产生传送的数据在显示前被再下一数据覆盖从而导致显示图像错?#19994;?#38382;题。
而且,如专利文献3记载那样,在进行显示和触摸传?#26800;?#20998;时动作的情况下,产生以下那样的进一步问题。在专利文献2中示出?#21496;?#26377;显示面板的LCD模块、输入用触摸传感器和触摸传感器控制器,但关于显示和触摸传?#26800;?#21160;作定时,没有任何描述。如专利文献3所示,为了使显示和触摸传感以分时动作,需要使彼此的动作定时相配合。在专利文献3中,在显示驱动器与触摸控制器之间,交替地衔接显示模式和触摸传?#24515;?#24335;的模式切换信号来进行定时控制。
根据发明人的研究结果可知,除对上述模式切换信号那样的定时信号进行布线以外,还分别对显示驱动器和触摸控制器的时钟生成电?#32442;?#27714;适当的绝对精度,由此,能够使显示和触摸传?#26800;?#21160;作定时相配合。例如,若各个时钟频率为1%以内的绝对精度,则误差最大为2%,假设在100周期中取得一次同步,则在下次取得同步之前时钟偏差被抑制在2周期以内。
在对时钟生成电路的振荡频率谋求一定程度的高绝对精度的情况下,使用连接有振荡振子的振荡电路。若连接有晶体振子,则得到比连接有陶瓷振子的情况高的绝对精度,但另一方面,部件成本上升。为了抑制部件成本上升,不使用振荡振子,而采用通过基于电阻和电容的时间常数(CR时间常数)来规定振荡频率的振荡电路,但是,由于制造偏差、温度变动、动作电压变动而导致振荡频率的绝对精度不高。
本发明的目的在于,在将帧存储器内置的显示驱动器IC中,不从主处理器供给时钟而是具有独立动作的时钟振荡电路,在不对该时钟振荡电路使用振荡振子等高价部件的情况下提高振荡频率的绝对精度。
以?#28388;?#26126;用于解决该技术课题的方法,其他技术课题和新型特征可?#28304;?#26412;说明书的记述及添加附图得以明确。
根据一实施方式,如下所述。
即,一种显示驱动器IC,具有:存储从主处理器供给的显示数据的图像存储器(帧存储器);和从图像存储器读取显示数据并对连接的显示面板进行驱动的定时控制器,还具有向定时控制器供给内部时钟的内部时钟振荡电路,基于从外部供给的外部时钟对内部时钟振荡电路的振荡频率进行校准。
发明效果
简单说明根据所述一实施方?#38477;?#21040;的效果,如下所述。
即,能够?#26500;?#32473;外部时钟的主处理器暂停,从而能够?#26723;?#32791;电,因此,不需要高价的振荡振子,能够抑制显示装置的成本上升。
附图说明
图1是表示实施方式1的显示驱动器IC的结构例的框图。
图2是表示实施方式1的校准电路的结构例的框图。
图3是表示实施方式1的校准电路的详?#38468;?#26500;例的框图。
图4是表示实施方式1的时钟生成电路的详?#38468;?#26500;例的框图。
图5是表示实施方式1的显示驱动器IC的动作例的时序图。
图6是表示实施方式2的显示驱动器IC的结构例的框图。
附图标记说明
1      显示驱动器IC
2      校准电路
3      时钟生成电路
4      定时控制器
5      接口电路
6      图像存储器(帧存储器)
7      显示驱动电路
8      时钟检测电路
9      修整电路
90     ?#19988;资源?#20648;器
10     主处理器
11     显示面板
12     外部时钟(传送时?#21360;?#26102;钟通道)
13     显示数据(数据通道)
14     内部时钟
20     期望值比较电路
21     计数器
22     分频器
23     选择器
24     加法器
25     期望值寄存器
25_1   ?#34892;?#20540;寄存器
25_2   精度寄存器
26     比较器
27     选择器
28     校准寄存器
30     反相器
31     电阻
32     电容
33     开关
具体实施方式
1.实施方式的概要
首先,对在本申请中公开的代表性的实施方式说明概要。在关于代表性的实施方式的概要说明中,标注括弧而参照的附图?#26800;?#38468;图标记仅例示其包含在标注该括号的结构要素的概念中。
〔1?#24120;?#23558;带校准的时钟生成电?#32442;?#32622;的显示驱动器IC>
在本申请中公开的代表性的实施方式的显示驱动器IC1以如下方式构成。
显示驱动器IC1具有?#21644;?#20687;存储器6、定时控制器4、时钟生成电路3和校准电路2。
图像存储器6能够存储显示数据。定时控制器4从上述图像存储器读取上述显示数据,进行用于输出信号的定时控制,该信号对连接的显示面板11进行驱动。时钟生成电路3向上述定时控制器供给用于上述定时控制的内部时钟14。校准电路2基于从外部供给的外部时钟对上述内部时钟的频率进行校准。
由此,能够?#26500;?#32473;外部时钟的主处理器暂停等而能够?#26723;?#32791;电。由于通过校准将时钟频率的绝对精度维持于规定?#27573;?#20869;,所以不需要使用高价的振荡振子,能够抑制显示装置的成本上升。
〔2?#24120;?#22522;于传送时钟的校准>
在项1中,显示驱动器IC1还具有输入上述显示数据13和传送时钟12的接口电路5,上述传送时钟12用于传送上述显示数据,上述校准电路基于上述传送时钟对上述内部时钟的频率进行校准。
由此,在主处理器传送显示数据时进行校准,在不传送图像数据的期间,能够使主处理器暂停等而能够?#26723;?#32791;电。
〔3?#24120;糓IPI>
在项2中,上述接口电路构成为能够与以MIPI为基准的由数据通道13和时钟通道12构成的信道连接,上述显示数据被从上述数据通道输入,上述传送时钟被从上述时钟通道输入。
由此,在从以MIPI为基准的信道输入显示数据的显示装置中,在不传送显示数据的期间,能够使显示数据的供给源成为暂停等休止状态,从而能够?#26723;?#32791;电。
〔4?#24120;?#20256;送时钟的自动检测>
在项2或项3中,显示驱动器IC1还具有时钟检测电路8。
上述校准电路构成为能够控制上述校准的执行或停止,上述时钟检测电路能够检测上述传送时钟是输入还是停止,构成为,在上述传送时钟被输入的期间,进行使上述校准电?#20998;?#34892;上述校准的控制。
由此,能够自动检测传送时钟的供给开始,与之相伴地,能够进行内部时钟的校准。
〔5?#24120;糃R振荡电路>
在项1?#26009;??#26800;娜我?#39033;中,上述时钟生成电路具有规定上述内部时钟的频率的电阻31和电容32,上述电阻和上述电容?#26800;?#33267;少一方构成为能够通过上述校准而改变值。
由此,即使使用廉价的CR振荡电路,也能够通过校准将时钟生成电路的振荡频率的绝对精度抑制在规定?#27573;?#20869;,因此不需要使用高价的振荡振子,能够抑制显示装置的成本上升。
〔6?#24120;?#26657;准电路>
在项1?#26009;??#26800;娜我?#39033;中,上述校准电路构成为能够保持规定上述时钟生成电路的振荡频率的数?#31181;礔OSC2。上述校准电路构成为,具有:以上述内部时钟或将上述内部时钟分频而生成的分频时钟对基于上述外部时钟生成的定时信号的宽度进行计数的计数器21;以及对上述计数器的计数值和规定的期望值进行比较的比较电路20,上述校准电路能够基于上述比较电路的比较结果,使上述数 ?#31181;礔OSC2增减。
由此,能够由数字逻辑电路构成校准电路,能够使校准电路自身所具有的制造偏差、温度依存性和电源电压依存性不影响作为校准对象的内部时钟频率的绝对精度。
〔7?#24120;?#25351;定期望值和?#24066;矸段?#30340;寄存器>
在项6中,上述校准电路具有:能够存储上述期望值的?#34892;?#20540;寄存器25_1;和能够指定相对于上述期望值而?#24066;?#30340;偏差宽度的精度寄存器25_2。上述校准电路构成为,在上述计数值相对于存储于上述?#34892;?#20540;寄存器的值偏离了比存储于上述精度寄存器的?#33633;?#30340;值时,能够?#26500;?#23450;上述时钟生成电路的振荡频率的上述数?#31181;礔OSC2增减。由此,能够根据连接的外部时钟的频率、绝对精度、对内部时钟要求的绝对精度等来适当设定内部时钟生成电路的振荡?#34892;?#39057;率和精度的?#24066;矸段В?#33021;够利用于各种显示?#20302;場?#21478;外,还能够对一度设定的值进行适?#21271;?#26356;。
〔8?#24120;?#20986;厂时的修整>
在项6或项7中,上述校准电路具有修整电路9和校准寄存器28。上述校准电路基于存储于上述修整电路和上述校准寄存器?#26800;鬧道?#35268;定对上述时钟生成电路的振荡频率进行规定的上述数?#31181;礔OSC2。上述校准电路构成为,能够基于上述比较电路的比较结果使存储于上述校准寄存器的值增减。
由此,能够通过修整电路吸收由于制造偏差产生的特性变动,通过校准寄存器吸收由于温度、电压等环境产生的特性变动,能够将投入电源时等的校准前的特性变动抑制得较小而迅速地进行校准。
2.实施方式的详细情况
进一?#36739;?#32454;说明实施方式。
〔实施方式1〕<将带校准的时钟生成电?#32442;?#32622;的显示驱动器IC>
图1是表示实施方式1的显示驱动器IC的结构例的框图。
显示驱动器IC1具有图像存储器6、显示驱动电路7、定时控制 器4、时钟生成电路3和校准电路2,该显示驱动器IC1输出用于将从主处理器10供给的显示数据13显示在显示面板11上的驱动信号。虽然没有特别限制,但显示驱动器IC1例如使用公知的半导体制造技术而形成在硅等单一半导体基板上。显示面板11可以是液晶显示面板、有机EL(Electro Luminescence)显示面板或等离子体显示面板?#28909;我?#26174;示面板。
图像存储器6例如是能够存储用于显示在显示面板11上的1帧量的显示数据的帧存储器,存储从主处理器10供给的显示数据13。?#37096;?#20197;具有能够存储多帧量的显示数据的存储容量。图像存储器6没有特别限制,由SRAM(Static Random Access Memory)构成。
定时控制器4从图像存储器6读取显示数据,并进行用于输出对连接的显示面板11进行驱动的信号的定时控制。从图像存储器6读取的显示数据在显示驱动电路7中转换成用于驱动显示面板11的驱动信号而输出。由于显示数据是数?#31181;擔?#25152;以将其转换成适当振幅的模拟信号波形并在适当定时输出。例如,为了驱动液晶显示面板,选择通过栅极信号而驱动的行,并通过源极信号来传送所选择的?#26800;?#21508;像素的颜色的亮度信号。
时钟生成电路3向定时控制器4供给用于定时控制的内部时钟14。校准电路2基于从外部供给的外部时钟12对内部时钟14的频率进行校准。
显示面板通常不会在多帧期间内长时间保持所显示的亮度和颜色的信息,因此,例如在显示静态画面的情况下,需要重复地读取相同数据并显示在显示面板上。在显示驱动器IC没有内置图像存储器(帧存储器)时,显示数据需要相对于显示驱动器IC重复传?#20572;?#20294;在内置有图像存储器(帧存储器)6的情况下,只要将从主处理器10供给的显示数据13存储于图像存储器6并从图像存储器6重复地读取相同数据来进行显示即可。在传送了1帧量的显示数据后,主处理器10能够转变至暂停等低耗电的动作模式。
此时,本发明的显示驱动器IC1将产生内部时钟14的时钟生成 电路3内置。因此,不需要为了向定时控制器4供给时钟而从主处理器10等外部供给时?#21360;?#20027;处理器10也能够转变为停止自身时钟那样的深度待机(deep stand by)状态,作为显示装置整体,能够?#26723;?#32791;电。另外,时钟生成电路3不使用晶体振子或陶瓷振子等高价部件,能够采用基于CR时间常数而振荡的振荡电路。这样的振荡电路可能由于制造偏差、动作环境(温度、电源电压等)而导致振荡频率发生变动。因此,在本发明中,具有校准电路2。
由此,能够?#26500;?#32473;外部时钟的主处理器暂停等,从而能够?#26723;?#32791;电。由于通过校准将时钟频率的绝对精度维持于规定?#27573;?#20869;,所以不需要使用高价的振荡振子,能够抑制显示装置的成本上升。
<基于传送时钟的校准>
显示驱动器IC1还可以具有接口电路5,该接口电路5输入显示数据13和用于传?#36879;?#26174;示数据13的传送时钟12。校准电路2在传送显示数据13时,基于输入的传送时钟12来校准内部时钟14的频率。
由此,在主处理器传送显示数据时,进行内部时钟的频率的校准,在不传送显示数据的期间,能够使主处理器暂停等,从而能够?#26723;?#32791;电。
另一方面,?#37096;?#20197;构成为,与传送时钟独立地输入用于显示的外部时钟,时钟生成电路3基于该外部时钟来输出内部时钟14。该情况下,校准电路2基于外部时钟来校准内部时钟14的频率。另外,还可以构成为,传送时钟和外部时钟双方均输入到校准电路2,基于在校准电路2的内部选择的时钟来执行校准。
<MIPI>
接口电路5?#37096;?#20197;构成为能够与以MIPI为基准的由数据通道(data lane)13和时钟通道(clock lane)12构成的信道连?#21360;?#22312;此,MIPI是Mobile Industry Processor Interface的简写,是由多个企业组成的MIPI联盟所制定的移动设备用的通信接口标准。显示数据被从数据通道13输入,传送时钟被从时钟通道12输入。
由此,在从以MIPI为基准的信道输入显示数据的显示装置中,在不传送显示数据的期间,能够使显示数据的供给源成为暂停等休止状态,从而能够?#26723;?#32791;电。
<校准电路>
图2是表示实施方式1的校准电路的结构例的框图。
校准电路2向时钟生成电路3供给规定其振荡频率的数?#31181;礔OSC2。校准电路2具有期望值比较电路20,基于其比较结果使数?#31181;礔OSC2增减,由此调整时钟生成电路3的振荡频率。期望值比较电路20对计数器21的计数值和规定的期望值进行比较,其中计数器21以内部时钟14或将其分频而生成的分频时钟,对基于上述显示数据的传送时钟或其他外部时钟生成的定时信号的宽度进行计数。
期望值比较电路20能够全部由计数器、分频器、比较器等数字逻辑电路构成。由此,能够构成为使校准电路自身所具有的制造偏差、温度依存性、电源电压依存性不影响作为校准对象的内部时钟频率的绝对精度。
图2示出校准电路2的更为详细的结构例。在校准电路2上连接有修整电路(trimming circuit)9,并输入存储于?#19988;资源?#20648;器90的修整值FOSC1。?#19988;资源?#20648;器90可以是能够电重写的?#19988;资源?#20648;器,?#37096;?#20197;是通过激光或电信号的施加而熔断的熔丝(fuse)。修整值FOSC1例如是用于在出厂前的特?#20801;?#39564;中使时钟生成电路3的振荡频?#31034;?#21487;能地接近期望值的调整值,由此补偿由制造偏差引起的振荡频率的变动。
校准电路2具有加法器24,对上述修整值FOSC1加上偏离值,并向时钟生成电路3供给规定其振荡频率的数?#31181;礔OSC2。修整值FOSC1对由制造偏差引起的振荡频率的变动进行补偿,与之相对,偏离值对由温度、电源电压等动作环境的变化引起的振荡频率的变动进行补偿。由此,能够将投入电源时等的校准前的特性变动抑制得较小而迅速地进行校准。
校准电路2具有期望值比较电路20,基于其比较结果使上述偏离值增减,其结果为,通过使数?#31181;礔OSC2增减来调整时钟生成电路3的振荡频率。对期望值比较电路20输入计数器21的计数值。?#21271;?#25345;于内部的期望值与计数器值的差超过上限或低于下限时,调整偏离值。
对校准电路2输入上述的显示数据的传送时钟和外部时?#21360;?#23558;该传送时钟和外部时钟分别通过分频器22_4和22_3进行分频,通过选择器23选择其中一方,并通过2048分频的分频器22_1对所选择的一方进行分频。对计数器21输入将内部时钟14通过分频器22_2进行分频而得到的分频时?#21360;?#35745;数器21仅在所输入的2048分频的信号?#26800;?#20363;如高电平期间对上述时钟进行计数。
例如,在外部时钟为28MHz且内部时钟为56MHz时,若分频器22_3不进行分频(1分频)、通过选择器23选择外部时钟侧、并通过分频器22_1进行2048分频,则高电平期间为36.6μs。通过分频器22_2对内部时钟14进行2分频,并通过计数器21对上述高电平期间进行计数。若内部时钟的频率如期望那样为56MHz,则计数值为1024,因此其为期望值。为?#31169;?#31934;度抑制为±1%以内的精度,期望值比较电路20在期望值-计数器值超过±10时使偏离值增减,由此调整内部时钟14的频率。
图5是表示实施方式1的显示驱动器IC的动作例的时序图。横轴表示时间,在纵轴方向上从上开始分别表示外部时?#21360;?#23558;外部时钟进行2048分频而得到的信号的波形、校准电路2的动作、FOSC2的值、内部时钟14、计数器21、期望值、计数器值-期望值、FOSC2的调整动作。时刻t0~t1是将外部时钟进行2048分频而得到的信号的高电平期间,计数器21进行累计相加(count up)动作。在将外部时钟进行2048分频而得到的信号的高电平期间结束的时刻t1,计数器值为1064。期望值比较电路20对计数器值和期望值进行比较。由于期望值固定为1024、且与计数器值的差为40而超过±10,所以向使内部时钟14的振荡频率fOSC?#26723;?#30340;方向将FOSC2?#21360;癆?#22791;?#26032;为 “B”。当FOSC2变更时,时钟生成电路3的振荡动作在稳定之前需要一定程度的期间。时刻t1~t2是内部时钟稳定等待期间,不进行计数动作。校准电路2在时刻t2~t3的、将外部时钟进行2048分频而得到的信号的下一高电平期间,再次进行计数动作。在时刻t3计数器值为1050,期望值比较电路20对计数器值和期望值进行比较。由于差为26而超过±10,所以向使内部时钟14的振荡频率fOSC进一步?#26723;?#30340;方向,将FOSC2?#21360;癇?#22791;?#26032;为“C”。经过时刻t3~t4的内部时钟稳定等待期间,在时刻t4~t5再次进行计数动作。在时刻t5计数值为1029,当通过期望值比较电路20对计数器值和期望值进行比较时,差为5而在±10以内,可知内部时钟14的频率进入到所期望的56MHz的±1%以内的精度。在时刻t5,FOSC2不更新,维持时钟生成电路3的动作。在时刻t5,校准电路2停止校准动作。另一方面,校准电路2?#37096;梢运?#21518;仍继续校准动作。通过停止校准动作,能够使显示装置低耗电化,另一方面,通过继续校准动作,能够追随温度、电源电压的变动将内部时钟的频率抑制在一定的绝对精度的?#27573;?#20869;。
在取代外部时钟而基于传送时钟进行校准动作的情况下也相同。
传送时钟在例如MIPI的时钟通道为1GHz、内部时钟为56MHz时,通过分频器22_4进行40分频而生成25MHz的时?#21360;?#24403;通过选择器23选择传送时钟侧并通过分频器22_1对其进行2048分频时,高电平期间为40.96μs。通过分频器22_2内部时钟14进行2分频,并通过计数器21对上述高电平期间进行计数。若内部时钟的频率如期望那样为56MHz,则计数值为1147,因此其为期望值。为?#31169;?#31934;度抑制为±1%以内的精度,期望值比较电路20在期望值-计数器值超过±11时使偏离值增减,由此调整内部时钟14的频率。
<指定期望值和?#24066;矸段?#30340;寄存器>
图3是表示实施方式1的校准电路2的、尤其是期望值比较电路20的详?#38468;?#26500;例的框图。校准电路2在期望值比较电路20内具 有:能够存储期望值的?#34892;?#20540;寄存器25_1;能够指定相对于期望值而?#24066;?#30340;偏差宽度的精度寄存器25_2;和保持上述偏离值的校准寄存器28。
通过加法器24_1计算出?#34892;?#20540;寄存器25_1与精度寄存器25_2的和,并将其输入到比较器26_1,通过加法器24_2计算出?#34892;?#20540;寄存器25_1与精度寄存器25_2的差并将其输入到比较器26_2。比较器26_1和26_2分别进行计数器21的计数器值与上述?#34892;?#20540;+精度、?#34892;?#20540;-精度的比较。将比较结果输出到选择器27。
校准寄存器28的输出经由加法器24_3而被反馈,在输入的CAL_ON信号被断言(assert)的期间,通过加法器24_3的输出值进行更新。加法器24_3对更新前的偏离值加上(inc.)、减去(dec.)选择器27所选择的值,或者通过加上0来维持偏离值。选择器27基于比较器26_1和26_2的比较结果,进行偏离值的增加、减少、或维持的控制。为了简化而例示出使加减值为+1和-1的情况,但?#37096;?#20197;基于计数器值与存储于?#34892;?#20540;寄存器25_1的期望值的差的大小而进行适当调整。在内部时钟14的频率大幅偏离期望值时,通过增大偏离值的调整量,能够提前结束,在内部时钟14的频率接近期望值时,通过减小偏离值的调整量,能够抑?#30772;?#29575;的变动幅度而使其稳定化。
校准电路2构成为,在计数器21的计数值相对于存储于?#34892;?#20540;寄存器25_1的值偏离了比存储于精度寄存器25_2的?#33633;?#30340;值时,能够?#26500;?#23450;时钟生成电路3的振荡频率的数?#31181;礔OSC2增减。由此,能够根据连接的外部时钟的频率或绝对精度、对内部时钟要求的绝对精度等,来适当设定内部时钟生成电路的振荡?#34892;?#39057;率和精度的?#24066;矸段В?#33021;够利用于各种显示?#20302;場?#21478;外,还能够对一度设定的值进行适?#21271;?#26356;。
<CR振荡电路>
图4是表示实施方式1的时钟生成电路的详?#38468;?#26500;例的框图。
时钟生成电路3具有规定内部时钟的频率的电阻31 (31_1~31_N)和电容32,电阻和电容?#26800;?#33267;少一方构成为能够通过校准而改变值。成为如下的振荡电路:反相器30的输出为内部时钟14,且将其经由电阻31而反馈于反相器的输入。在反相器30的输入中连接有接地的电容32,基于电阻31和电容32的值的积即CR时间常数来确定振荡频率。对由电阻31_1~31_N和MOS晶体管构成的开关33_1~33_N的各自的串联连接进行并联连接而构成电阻31。开关33_1~33_N的栅极被FOSC2控制。电阻31_1~31_N能够由分别具有以2的乘方增加的R0、2R0、4R0、…2(N-1)R0的电阻值的电阻构成。使以二进制数表现FOSC2的数值与R0的积成为合成电阻31的值。准确地说,设定成使将从各电阻31_1~31_N的电阻值减去开关33_1~33_N的接通电阻而得到的值为R0、2R0、4R0、…2(N-1)R0的电阻值。
由此,即使使用廉价的CR振荡电路,也能够通过校准将时钟生成电路的振荡频率的绝对精度抑制在规定?#27573;?#20869;,因此,不需要使用高价的振荡振子,能够抑制显示装置的成本上升。
图4例示?#31169;?#30005;阻和开关并联连接且以能够调整电阻值的方式构成的CR振荡电路,但振荡电路也能够采用其他结构。例如,能够成为电阻值为R-2R的梯型或可调整串联连接的电阻的结构。另外,也能够成为通过开关对多个电容进行接通/断开控制而能够对电容值进行控制的结构,而?#19968;?#33021;够成为可调整电阻和电容双方的结构。
〔实施方式2?#24120;?#20256;送时钟的自动检测>
图6是表示实施方式2的显示驱动器IC的结构例的框图。
与图1所示的实施方式1的不同点在于,显示驱动器IC1还具有时钟检测电路8。关于其他结构要素,由于与实施方式1相同,所以省?#36816;?#26126;。
校准电路2构成为能够控制校准的执行或停止。时钟检测电路8能够检测传送时钟12是输入还是停止,在传送时钟12被输入的期间,使校准电路2执行校准。
由此,自动检测传送时钟的供给开始,与之相伴地,能够进行 内部时钟的校准。
以上基于实施方式对本发明人所完成的发明进行?#21496;?#20307;说明,但本发明不限定于此,?#27604;?#33021;够在不脱离其要旨的?#27573;?#20869;进行各种变更。
例如,校准电路只要构成为能够对内部时钟的频率和从外部供给的时钟的频率进行比较即可。?#37096;?#20197;与上述实施方?#36739;?#21453;地,具有以外部时钟或其分频时钟对基于内部时钟生成的定时信号的宽度进行计数的计数器,从而进行校准。另外,?#37096;?#20197;使用由模拟电路构成的相位比较器而构成。
另外,例如,时钟生成电路能够变更为CR振荡电路以外的振荡电路。在使用奇数级反相器的环形振荡器(ring oscillator)中,通过在各反相器的电源中插入能够限制动作电流的电流源,也能够构成可调整振荡频率的振荡电路。

关于本文
本文标题:显示驱动器IC.pdf
链接地址:http://www.pqiex.tw/p-6124407.html
关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们

[email protected] 2017-2018 zhuanlichaxun.net网站版权所有
经营许可证编号:粤ICP备17046363号-1 
 


收起
展开
平码五不中公式规律 有没有安全赚钱软件 四川时时账号 重庆快乐十分彩球 排球之窗在线直播 重庆彩开奖号码查询 美式足球直播 天天快三在线投注平台 幸运快3大小单双技巧口诀 qq捕鱼达人3d手机版 中彩手彩票平台