平码五不中公式规律
  • / 23
  • 下载费用:30 金币  

显示装置.pdf

关 键 ?#21097;?/dt>
显示装置
  专利查询网所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
摘要
申请专利号:

CN201410117602.5

申请日:

2014.03.27

公开号:

CN104134417A

公开日:

2014.11.05

当前法律状态:

授权

有效性:

有权

法?#19978;?#24773;: 授权|||实质审查的生效IPC(主分类):G09G 3/20申请日:20140327|||公开
IPC分类号: G09G3/20 主分类号: G09G3/20
申请人: 友达光电股份有限公司
发明人: 林俊傑; 张华罡; 陈致成
地址: 中国台湾新竹科学工业园区新竹市力行二路1号
优?#28909;ǎ?/td> 2014.01.08 TW 103100692
专利代理机构: 北京律诚同业知识产权代理有限公司 11006 代理人: 梁挥;祁建国
PDF完整版下载: PDF下载
法律状态
申请(专利)号:

CN201410117602.5

授权公告号:

||||||

法律状态公告日:

2017.04.12|||2014.12.10|||2014.11.05

法律状态类型:

授权|||实质审查的生效|||公开

摘要

本发明提供一种显示装置。本发明的显示装置包含多个像素、数据线、第一电流补偿单元、第二电流补偿单元和控制单元。第一电流补偿单元用以提供第一电流经由数据线至所述像素。第一电流用以补偿数据线流出的漏电流。第二电流补偿单元用?#28304;?#25152;述像素经由数据线汲取第二电流。第二电流用以补偿流入数据线的漏电流。控制单元用以根据数据线的电压,控制第一电流补偿单元提供第一电流或控制第二电流补偿单元汲取第二电流。

权利要求书

权利要求书
1.  一种显示装置,其特征在于,包含:
多个像素;
一数据线,电性耦接该些像素;
一第一电流补偿单元,电性耦接该数据线,用以根据该数据线的电压,提供一第一电流经由该数据线至该些像素,以补偿从该数据线流出的漏电流;
一第二电流补偿单元,电性耦接该数据线,用以根据该数据线的电压,从该些像素经由该数据线汲取一第二电流,以补偿流入该数据线的漏电流;以及
一第一控制单元,用以根据该数据线的电压,控制该第一电流补偿单元提供该第一电流或控制该第二电流补偿单元汲取该第二电流。

2.  根据权利要求1所述的显示装置,其特征在于,该第一电流补偿单元包含:
一第一电容;以及
一第一晶体管,该第一晶体管的一第一端电性耦接该第一电容的一端并用以接收一第一工作电压,该第一晶体管的一控制端电性耦接该第一电容的另一端,该第一晶体管的一第二端电性耦接该数据线。

3.  根据权利要求2所述的显示装置,其特征在于,该第二电流补偿单元包含:
一第二电容;以及
一第二晶体管,该第二晶体管的一第一端电性耦接该第二电容的一端并用以接收一第二工作电压,该第二晶体管的一控制端电性耦接该第二电容的另一端,该第二晶体管的一第二端电性耦接该数据线。

4.  根据权利要求3所述的显示装置,其特征在于,还包含:
一第三晶体管,该第三晶体管的一第一?#31169;?#25910;该第一工作电压,该第三晶体管的一控制?#31169;?#25910;一重置信号,该第三晶体管的一第二端电性耦接该第一晶体管的该控制端;以及
一第四晶体管,该第四晶体管的一第一?#31169;?#25910;该第二工作电压,该第四晶体管的一控制?#31169;?#25910;该重置信号,该第四晶体管的一第二端电性耦接该第二晶体管的该控制端;
其中?#22791;?#37325;置信号导通该第三晶体管?#36879;?#31532;四晶体管时,该第一电容?#36879;?#31532;二电容分别经由该第三晶体管?#36879;?#31532;四晶体管放电。

5.  根据权利要求3或4所述的显示装置,其特征在于,该第一控制单元包含:
一第一运算放大器,具有一第一非反相输入端、一第一反相输入端以及一第一输出端,其中该第一非反相输入端电性耦接该数据线,该第一输出端电性耦接于该第一反相输入端?#36879;?#31532;一晶体管的该控制端;
一第二运算放大器,具有一第二非反相输入端、一第二反相输入端以及一第二输出端,其中该第二非反相输入端电性耦接该数据线,该第二输出端电性耦接于该第二反相输入端?#36879;?#31532;二晶体管的该控制端;
一第三电容电性耦接该第一非反相输入端?#36879;?#25968;据线;以及
一第四电容电性耦接该第二非反相输入端?#36879;?#25968;据线。

6.  根据权利要求5所述的显示装置,其特征在于,还包含:
一第三运算放大器,具有一第三非反相输入端、一第三反相输入端以及一第三输出端,其中该第三非反相输入端用以接收该第二工作电压,该第三反相输入?#21496;?#30001;一第一电阻电性耦接该第一输出端,该第三输出?#21496;?#30001;一第二电阻电性耦接该第三反相输入端;
一第四运算放大器,具有一第四非反相输入端、一第四反相输入端以及一第四输出端,其中该第四非反相输入端用以接收该第一工作电压,该第四反相输入?#21496;?#30001;一第三电阻电性耦接该第二输出端,该第四输出?#21496;?#30001;一第四电阻电性耦接该第四反相输入端;
一第五晶体管,该第五晶体管的一第一端电性耦接该第一晶体管的该控制端,该第五晶体管的一控制端电性耦接该第三输出端,该第五晶体管的一第二端电性耦接该数据线;以及
一第六晶体管,该第六晶体管的一第一端电性耦接该第二晶体管的该控制端,该第六晶体管的一控制端电性耦接该第四输出端,该第六晶体管的一第二端电性耦接该数据线。

7.  根据权利要求3或4所述的显示装置,其特征在于,该第一控制单元包含:
一第一运算放大器,具有一第一非反相输入端、一第一反相输入端以及一 第一输出端,其中该第一非反相输入端用以接收该第一工作电压,该第一反相输入?#21496;?#30001;一第三电容电性耦接该数据线,该第一输出?#21496;?#30001;一第一电阻电性耦接该第一反相输入端;
一第二运算放大器,具有一第二非反相输入端、一第二反相输入端以及一第二输出端,其中该第二非反相输入端用以接收该第一工作电压,该第二反相输入?#21496;?#30001;一第二电阻电性耦接该第一输出端,该第二输出端分别电性耦接该第一晶体管的该控制端以及经由一第四电容电性耦接该第二反相输入端;
一第三运算放大器,具有一第三非反相输入端、一第三反相输入端以及一第三输出端,其中该第三非反相输入端用以接收该第二工作电压,该第三反相输入?#21496;?#30001;一第五电容电性耦接该数据线,该第三输出?#21496;?#30001;一第三电阻电性耦接该第三反相输入端;以及
一第四运算放大器,具有一第四非反相输入端、一第四反相输入端以及一第四输出端,其中该第四非反相输入端用以接收该第二工作电压,该第四反相输入?#21496;?#30001;一第四电阻电性耦接该第二输出端,该第四输出端分别电性耦接该第二晶体管的该控制端以及经由一第六电容电性耦接该第四反相输入端。

8.  根据权利要求1至4?#25105;?#39033;所述的显示装置,其特征在于,还包含:
一电流驱动单元,电性耦接该数据线,用以根据该数据线的电压产生一驱动电流;
一信号源,电性耦接该数据线,用以提供一数据电流给该些像素;以及
一第二控制单元,电性耦接该电流驱动单元,其中?#22791;?#20449;号源提供该数据电流至该数据线时,该第二控制单元产生一控制信号,该控制信号用以控制该电流驱动单元产生该驱动电流至该数据线,且该驱动电流与该数据电流在该数据线具有相同的流向且经由该数据线流至该些像素。

9.  根据权利要求8所述的显示装置,其特征在于,该电流驱动单元包含一第七晶体管,该第七晶体管的一第一端用以接收一第三工作电压,该第一晶体管的一控制端用以选择性地接收该第三工作电压或该控制信号,该第七晶体管的一第二端电性耦接该数据线。

10.  根据权利要求9所述的显示装置,其特征在于,该第二控制单元包含:
一第五运算放大器,具有一第五反相输入端、一第五非反相输入端以及一第五输出端,其中该第五反相输入端电性耦接该第五输出端;
一第六运算放大器,具有一第六反相输入端、一第六非反相输入端以及一第六输出端,其中该第六非反相输入端电性耦接该第七晶体管的该第一端,该第六反相输入端电性耦接该第五输出端,该第六输出端电性耦接该第七晶体管的该控制端;以及
一第七电容,电性耦接于该第五非反相输入端?#36879;?#25968;据线之间。

说明书

说明书显示装置
技术领域
本发明涉及一种显示装置,特别是涉及一种补偿漏电流的显示装置。
背景技术
以目前的主动式矩阵显示器而言,如主动式矩阵液晶显示器(Active Matrix Liquid Crystal Display,AMLCD)、主动式矩阵有机发光二极管(Active Matrix Organic Light-Emitting Diode,AMOLED)显示器等,其内部设置具有多个薄膜晶体管(Thin-Film Transistor,TFT)的薄膜晶体管阵列基板(TFT Array Substrate)。请参照图1,图1是示出现有技术中的一种晶体管阵列100的示意图。晶体管阵列100电性耦接于M条扫描线S1~SM以及N条数据线D1~DN。另外,晶体管阵列100包含M*N个像素晶体管T11~TMN,每一个像素晶体管电性耦接于其中一条扫描线以及其中一条数据线。每一个像素晶体管对应像素阵列(未示出于图中)中的一个像素。
如图1所示,多个像素晶体管耦接于一条数据线。当数据线的其中一个像素晶体管开启时,数据线的其它像素晶体管是关闭的。然而,虽然像素晶体管被控制在关闭的状态,却仍然会有发生漏电流的情况,以至于当提供数据信号给开启的像素晶体管时,在相应的像素中形成的像素电压不完全。
像素晶体管发生漏电流的情况有两种,第一种情况为像素晶体管产生的漏电流拉走数据线的电流,举例来说,当提供数据信号给像素晶体管T11时,若像素晶体管T21产生的漏电流拉走数据线D1上的电流,会导致晶体管T11相应的像素形成的像素电压不足;第二种情况为像素晶体管产生的漏电流反馈到数据线,举例来说,当提供数据信号给像素晶体管T11时,若像素晶体管T21产生的漏电流反馈到数据线D1时,会导致晶体管T11相应的像素形成的像素电?#26500;?#22823;。换言之,当像素晶体管有发生漏电流的情况时,会导致像素中形成的像素电压不完全,使得像素无法显示正确的亮度,造成色偏或是影像失真?#20219;?#39064;。
发明内容
为?#31169;?#20915;上述问题,本发明揭示一种显示装置以及像素驱动方法,借以补偿流入数据线或从数据线流出的漏电流,使得电性耦接于数据线的像素可以根据提供的数据电流形成正确的像素电压。
本揭示内容的一态样是关于一种显示装置,包含多个像素、数据线、第一电流补偿单元、第二电流补偿单元和第一控制单元。数据线电性耦接所述像素。第一电流补偿单元电性耦接该数据线并用以根据数据线的电?#22266;?#20379;第一电流经由数据线至所述像素。第一电流用以补偿数据线流出的漏电流。第二电流补偿单元电性耦接该数据线并用以根据数据线的电压从所述像素经由数据线汲取第二电流。第二电流用以补偿流入数据线的漏电流。第一控制单元用以根据数据线的电压,控制第一电流补偿单元提供第一电流或控制第二电流补偿单元汲取第二电流。
综上所述,本发明提供的显示装置及像素驱动方法,借由提供第一电流经由数据线?#26009;?#32032;阵列中的像素或从像素阵列中的像素经由数据线汲取第二电流,可以补偿像素阵列中在所述数据线的像素发生漏电流的情况。因此,当驱动电路提供数据电流经由数据线?#26009;?#32032;时,驱动电路在像素上形成的像素电压可以达到额定电压,使像素显示正确的亮度。
附图说明
为让本发明的上述和其它目的、特征、优点与实施例能更明显易懂,所附附图的说明如下:
图1是示出现有技术中的一种晶体管阵?#26800;?#31034;意图;
图2是根据本发明一实施例示出的一种显示装置的示意图;
图3是根据本发明第一实施例示出的一种补偿模块的示意图;
图4是根据本发明第二实施例示出的一种补偿模块的示意图;
图5是根据本发明第三实施例示出的一种补偿模块的示意图;
图6是根据本发明第四实施例示出的一种补偿模块的示意图;
图7是根据本发明第五实施例示出的一种补偿模块的示意图;以及
图8是根据本发明一实施例示出的一种像素驱动方法的流程图。
附图标记
100:晶体管阵列             S1~SM:扫描线
D1~DN:数据线              T11~TMN:像素晶体管
200:显示装置               210:驱动电路
211、300、400、500、600、700: 补偿模块
212:信号源                 220:像素阵列
P11~PMN:像素              P1N、P2N:像素
310、410、510、710: 第一电流补偿单元
320、420、520、720: 第二电流补偿单元
330、430、530、620: 控制单元
531:第一微分器             532:第一积分器
533:第二微分器             534:第二积分器
535:开关                   610、740:电流驱动单元
630、760:选择器            730:第一控制单元
750:第二控制单元           ID:数据电流
IS:驱动电流                I1:第一电流
I2:第二电流                IC1:第一控制信号
IC2:第二控制信号           IC3:第三控制信号
V1:第一工作电压            V2:第二工作电压
V3:第三工作电压            Q1:第一晶体管
Q2:第二晶体管              Q3:第三晶体管
Q4:第四晶体管              Q5:第五晶体管
Q6:第六晶体管              Q7:第七晶体管
Q8:第?#21496;?#20307;管              Q9:第九晶体管
OP1:第一运算放大器         OP2:第二运算放大器
OP3:第三运算放大器         OP4:第四运算放大器
OP5:第五运算放大器         OP6:第六运算放大器
OP7:第七运算放大器         OP8:第八运算放大器
OP9:第九运算放大器         OP10:第十运算放大器
C1:第一电容                C2:第二电容
C3:第三电容               C4:第四电容
C5:第五电容               C6:第六电容
C7:第七电容               C8:第八电容
C9:第九电容               CS:储存电容
R1、R2、R3、R4、R5、R6、R7、R8、R9、R10、R11、R12、R13:电阻
SW1、SW2、SW3:开关
S801、S803、S805、S807、S809、S811:步骤
具体实施方式
以下举实施例配合所附附图作详细说明,但所提供的实施例并非用以限制本发明所涵盖的范围,而结构操作的描述非用以限制其执行的顺序,任何由元件重新组合的结构,所产生具有均等效果的装置,皆为本发明所涵盖的范围。此外,附图仅?#36816;?#26126;为目的,并未依照原尺寸作图。为使便于理解,下述说明中相同元件将以相同的符号标示来说明。
关于本文中所使用的“第一?#34180;ⅰ?#31532;二?#34180;ⅰ?#31561;,并非特别指称次序或顺位的意思,亦非用以限定本发明,其仅仅是为了区别以相同技术用语描述的元件或操作而?#36873;?
另外,关于本文中所使用的“耦?#21360;?#25110;“连?#21360;保?#22343;可指两个或多个元件相互直接作实体或电性接触,或是相互间接作实体或电性接触,而“耦?#21360;?#36824;可指两个或多个元件相互操作或动作。
请参照图2,图2是根据本发明一实施例示出的一种显示装置200的示意图。显示装置200包含驱动电路210、像素阵列220以及N条数据线D1~DN,数据线D1~DN电性耦接于驱动电路210和像素阵列220。驱动电路210包含N个补偿模块211和N个信号源212。N个补偿模块211分别电性耦接数据线D1~DN,且N个信号源212分别电性耦接数据线D1~DN。像素阵列220还包含N列M行的M*N个像素P11~PMN,其中N列像素分别电性耦接于数据线D1~DN。
在一实施例中,显示装置200可以是具有晶体管阵列(Transistor Array)的显示装置,如:主动式矩阵液晶显示器(Active Matrix Liquid Crystal Display, AMLCD)、主动式矩阵有机发光二极管(Active Matrix Organic Light-Emitting Diode,AMOLED)显示器等,但本发明并不?#28304;宋?#38480;。
在一操作中,由于补偿模块211电性耦接于相应的一条数据线,因此补偿模块211可用于检测数据线M个像素(如:像素P11~PM1)的漏电流,并且提供电流给所述M个像素或从M个像素汲取电流,借此补偿所述像素产生的漏电流。因此,当驱动电路210通过信号源212经由数据线D1~DN提供数据电流ID给像素阵列220中的像素P11~PMN时,可确保像素P11~PMN达到额定的像素电压?#25442;?#35328;之,借由在驱动电路210中设置补偿模块211,可确保每一个像素显示正确的亮度。
请一并参照图2和图3,图3是根据本发明第一实施例示出的一种补偿模块300的示意图。图3所示的补偿模块300可应用于图2中所示的显示装置200,但不?#28304;宋?#38480;。为了清楚以及方便说明,本实施例以及以下实施例仅以一个补偿模块用于补偿一条数据线的像素为例,然而其并非用以限定本发明。
如图3所示,补偿模块300包含第一电流补偿单元310、第二电流补偿单元320和控制单元330。第一电流补偿单元310和第二电流补偿单元320电性耦接数据线DN。第一电流补偿单元310用以根据数据线DN的电压,提供第一电流I1经由数据线DN?#26009;?#32032;P1N~PMN。第一电流I1用以补偿从数据线DN流出的漏电流。第二电流补偿单元320用以根据数据线DN的电压,从像素P1N~PMN经由数据线DN汲取第二电流I2。第二电流I2用以补偿流入数据线DN的漏电流。控制单元330用以根据数据线DN的电压,控制第一电流补偿单元310提供第一电流I1或控制第二电流补偿单元320汲取第二电流I2。
在一实施例中,第一电流补偿单元310包含第一晶体管Q1和第一电容C1。第一晶体管Q1的第一端电性耦接第一电容C1的一端并用以接收第一工作电压V1。第一晶体管Q1的控制端电性耦接第一电容C1的另一端。第一晶体管Q1的第二端电性耦接数据线DN。
类似地,第二电流补偿单元320包含第二晶体管Q2和第二电容C2。第二晶体管Q2的第一端电性耦接第二电容C2的一端并用以接收第二工作电压V2。第二晶体管Q2的控制端电性耦接第二电容C2的另一端。第二晶体管Q2的第二端电性耦接数据线DN。
控制单元330包含第一运算放大器OP1、第二运算放大器OP2、第三电容 C3和第四电容C4。第一运算放大器OP1具有第一非反相输入端、第一反相输入端以及第一输出端。第一非反相输入端电性耦接第三电容C3的一端并用以经由电阻R1接收第一工作电压V1。第三电容C3的另一端电性耦接数据线DN。第一输出端电性耦接于第一反相输入端和第一晶体管Q1的控制端。类似地,第二运算放大器OP2具有第二非反相输入端、第二反相输入端以及第二输出端。第二非反相输入端电性耦接第四电容C4的一端并用以经由电阻R2接收第二工作电压V2。第四电容C4的另一端电性耦接数据线DN。第二输出端电性耦接于第一反相输入端和第二晶体管Q2的控制端。
在一实施例中,第一晶体管Q1可为P型金氧半场效晶体管(P-type Metal-Oxide-Semiconductor Field-Effect Transistor,PMOS),第二晶体管Q2可为N型金氧半场效晶体管(NMOS),第一工作电压V1具有高逻辑准位,第二工作电压V2具有低逻辑准位(如:接地的电压),然而其并非用以限制本发明?#25442;?#35328;之,任何本领域具通常知识的人?#20445;?#22312;不脱离本发明的精神和范围内,当可设计不同晶体管,来实现所述第一晶体管Q1和第二晶体管Q2的效果。
在一操作中,假设像素P1N?#25381;?#24320;启的状态,其它像素P2N~PMN?#25381;?#20851;闭的状态。当像素P2N~PMN并未发生漏电流的情况时,数据线DN上的电压并未发生变化。此时,第一运算放大器OP1根据第一工作电压V1产生第一控制信号IC1给第一晶体管Q1。由于数据线DN的电压并未改变,第一控制信号IC1的准位大约相同于第一工作电压V1,因此,第一晶体管Q1操作在截止的状态。类似地,第二运算放大器OP2根据第二工作电压V2产生第二控制信号IC2给第二晶体管Q2。因第二控制信号IC2的准位亦大约相同于第二工作电压V2,因此,第二晶体管Q2亦操作在截止的状态。换句话说,当数据线DN上的像素P2N~PMN并未发生漏电流的情况时,第一电流补偿单元310和第二电流补偿单元320均未运作。
在另一操作中,当关闭的像素P2N~PMN产生的漏电流拉走数据线DN的电流(亦即,漏电流从数据线流出),则会导致数据线DN上的电压被拉降。此时,借由第三电容C3的耦合效应,第一运算放大器OP1的第一非反相输入?#31169;?#25910;的输入信号小于第一工作电压V1,使得第一运算放大器OP1产生的第一控制信号IC1的准位小于第一工作电压V1。由于本实施例的第一晶体管Q1 为P型金氧半场效晶体管,因此,第一晶体管Q1被控制导通,并且产生第一电流I1;亦即,提供第一电流I1经由数据线DN流?#26009;?#32032;P1N~PMN。第一电流I1可用以补偿从数据线DN流出的漏电流。
由于此时第一电容C1两端的电压并不相同,因此,第一电容C1会被充电至第一电压。第一电压的大小是根据数据线DN被拉降的电压大小来决定;亦即,第一电压的大小是根据漏电流的大小来决定。具体来说,当第一晶体管Q1导通时,第一晶体管Q1的第一端和控制端间的电压被第一电容C1箝位至第一电压。由于金氧半场效晶体管产生的漏极电流(如:第一电流I1)跟其栅极和源极间的电压(如:第一电压)有关,而第一电压又是根据漏电流决定。因此,当第一晶体管Q1的第一端和控制端间的电压被箝位至第一电压,第一晶体管Q1产生的第一电流I1可调整至大约相同于漏电流。
另一方面,当数据线DN的电压拉降时,借由第四电容C4的耦合效应,第二运算放大器OP2的第二非反相输入?#31169;?#25910;的输入信号小于第二工作电压V2,使得第二运算放大器OP2产生的第二控制信号IC2的准位小于第二工作电压V2。由于本实施例的第二晶体管Q2为N型金氧半场效晶体管,因此,第二晶体管Q2被控制截止;亦即,第二电流补偿单元320并未运作。
简言之,当数据线DN上的电压拉降时,由第一电流补偿单元310提供第一电流I1经由数据线DN?#26009;?#32032;P1N~PMN,借此补偿从数据线DN流出的漏电流。
在又一操作中,当关闭的像素P2N~PMN产生的漏电流流入数据线DN,则会导致数据线DN上的电压被抬升。此时,借由第四电容C4的耦合效应,第二运算放大器OP2的第二非反相输入?#31169;?#25910;的输入信号大于第二工作电压V2,使得第二运算放大器OP2产生的第二控制信号IC2的准位大于第二工作电压V2。因此,第二晶体管Q2被控制导通,并且产生第二电流I2;亦即,从像素P1N~PMN经由数据线DN汲取第二电流I2。第二电流I2可用以补偿流入数据线DN的漏电流。
类似地,由于此时第二电流补偿单元320中的第二电容C2两端的电压并不相同,因此,第二电容C2会被充电至第二电压。第二电压的大小是根据数据线DN被抬升的电压大小来决定;亦即,第二电压的大小亦根据漏电流的大小来决定。具体来说,当第二晶体管Q2导通时,第二晶体管Q2的第一端和 控制端间的电压被第二电容C2箝位至第二电压。因此,第二晶体管Q2产生的第二电流I2可调整至大约相同于漏电流。
另一方面,当数据线DN的电?#22266;?#21319;时,借由第三电容C3的耦合效应,第一运算放大器OP1的第一非反相输入?#31169;?#25910;的输入信号大于第一工作电压V1,使得第一运算放大器OP1产生的第一控制信号IC1的准位大于第一工作电压V1。因此,第一晶体管Q1被控制截止;亦即,第一电流补偿单元310并未运作。
简言之,当数据线DN的电?#22266;?#21319;时,由第二电流补偿单元320从像素P1N~PMN经由数据线DN汲取第二电流I2,借此补偿流入数据线DN的漏电流。
由上述的实施方式可知,借由控制单元330检测数据线DN上的电压,可以得知数据线DN上的像素P1N~PMN产生漏电流的方式。接着,根据不同漏电流的情况,控制单元330可分别控制第一电流补偿单元310提供第一电流I1给数据线DN或控制第二电流补偿单元320从数据线DN汲取第二电流I2。借此,当信号源(未示出于图中)提供数据电流给像素时,可确保像素达到额定的像素电压。
请参照图4,图4是根据本发明第二实施例示出的一种补偿模块400的示意图。图4所示的补偿模块400可应用于图2中所示的显示装置200,但不?#28304;宋?#38480;。
补偿模块400包含第一电流补偿单元410、第二电流补偿单元420和控制单元430。类似地,第一电流补偿单元410包含第一晶体管Q1和第一电容C1,第二电流补偿单元420包含第二晶体管Q2和第二电容C2,其连接和操作方式皆类似于上述实施方式的连接和操作,在此并不赘述。
在一实施例中,第一电流补偿单元410和第二电流补偿单元420还分别包含第三晶体管Q3和第四晶体管Q4。第三晶体管Q3的第一端用以接收第一工作电压V1。第三晶体管Q3的控制端用以接收重置信号RST。第三晶体管Q3的第二端电性耦接第一晶体管Q1的控制端。第四晶体管Q4的第一端用以接收第二工作电压V2。第四晶体管Q4的控制端用以接收重置信号RST。第四晶体管Q4的第二端电性耦接第二晶体管Q2的控制端。
当重置信号RST?#25381;?#39640;逻辑准位时,第三晶体管Q3和第四晶体管Q4被 控制导通。此时,第一电容C1和第二电容C2分别经由第三晶体管Q3和第四晶体管Q4进行放电。换言之,第一电流补偿单元410和第二电流补偿单元420可根据重置信号RST释放第一电容C1和第二电容C2的电荷。进一步来说,当完成写入数据电流?#26009;?#32032;P1N后,像素P1N被控制关闭。接着,像素P2N被控制开启,且驱动电路(未示出于图中)准备将数据电流写入像素P2N。此时,补偿模块400可根据重置信号RST致能第三晶体管Q3和第四晶体管Q4,使第一电容C1和第二电容C2储存的电荷归零。因此,第一电流补偿单元410或第二电流补偿单元420可根据其它像素产生的漏电流的方式,储存另一第一电压或另一第二电压,用以补偿像素P2N开启时其它像素产生的漏电流。
在一实施例中,控制单元430中的第三电容C3和第四电容C4还分别经由第五晶体管Q5和第六晶体管Q6电性耦接数据线DN。第五晶体管Q5和第六晶体管Q6的控制?#31169;?#29992;以接收致能信号EN。当致能信号EN?#25381;?#39640;逻辑准位时,控制单元430才能检测数据线DN的电压,并根据检测的结果控制第一电流补偿单元410或是第二电流补偿单元420运作。
在一实施例中,控制单元430还包含第三运算放大器OP3、第四运算放大器OP4、第七晶体管Q7和第?#21496;?#20307;管Q8。第三运算放大器OP3具有第三非反相输入端、第三反相输入端以及第三输出端。第三非反相输入端用以接收第二工作电压V2。第三反相输入?#21496;?#30001;电阻R3电性耦接第一运算放大器OP1的第一输出端。第三输出?#21496;?#30001;电阻R4电性耦接第三反相输入端。第四运算放大器OP4具有第四非反相输入端、第四反相输入端以及第四输出端。第四非反相输入端用以接收第一工作电压V1。第四反相输入?#21496;?#30001;电阻R5电性耦接第二运算放大器OP2的第二输出端。第四输出?#21496;?#30001;电阻R6电性耦接第四反相输入端。
第七晶体管Q7的第一端电性耦接第一晶体管Q1的控制端。第七晶体管Q7的控制端电性耦接第三输出端。第七晶体管Q7的第二端电性耦接数据线DN。第?#21496;?#20307;管Q8的第一端电性耦接第二晶体管Q2的控制端。第?#21496;?#20307;管Q8的控制端电性耦接第四输出端。第?#21496;?#20307;管Q8的第二端电性耦接数据线DN。在一实施例中,第七晶体管Q7可为N型金氧半场效晶体管,第?#21496;?#20307;管Q8可为P型金氧半场效晶体管,然而本发明并不?#28304;宋?#38480;。
在本实施例中,第一运算放大器OP1的第一非反相输入端和第二运算放 大器OP2的第二非反相输入端分别经由电阻R1和电阻R2接收第二工作电压V2和第一工作电压V1。
在一操作中,当数据线DN的电压拉降时,第一运算放大器OP1产生的第一控制信号IC1经由第三运算放大器OP3控制第七晶体管Q7导通。此时,第一电容C1的一端直接电性耦接于数据线DN,使得第一电容C1直接根据数据线DN拉降的电压的大小充电至第一电压。同时,第二运算放大器OP2产生的第二控制信号IC2经由第四运算放大器OP4控制第?#21496;?#20307;管Q8截止。
类似地,当数据线DN的电?#22266;?#21319;时,第二运算放大器OP2产生的第二控制信号IC2经由第四运算放大器OP4控制第?#21496;?#20307;管Q8导通。此时,第二电容C2的一端直接电性耦接于数据线DN,使得第二电容C2直接根据数据线DN抬升的电压的大小充电至第二电压。同时,第一运算放大器OP1产生的第一控制信号IC1经由第三运算放大器OP3控制第七晶体管Q7截止。
在本实施中,第三运算放大器OP3和第四运算放大器OP4分别作为第一运算放大器OP1和第二运算放大器OP2的增益级,借此可增加第一电容C1箝位至第一电压以及第二电容C2箝位至第二电压的速度。另外,通过将第一电容C1和第二电容C2电性耦接数据线DN,可增加第一电流补偿单元410提供第一电流I1和第二电流补偿单元420汲取第二电流I2的准确性;亦即,第一电流I1和第二电流I2的值可更准确地与漏电流相同。
请参照图5,图5是根据本发明第三实施例示出的一种补偿模块500的示意图。图5所示的补偿模块500可应用于图2中所示的显示装置200,但不?#28304;宋?#38480;。
补偿模块500包含第一电流补偿单元510、第二电流补偿单元520和控制单元530。类似地,第一电流补偿单元510包含第一晶体管Q1、第三晶体管Q3和第一电容C1,第二电流补偿单元520包含第二晶体管Q2、第四晶体管Q4和第二电容C2,其连接和操作方式皆类似于上述实施方式的连接和操作,在此并不赘述。
在一实施例中,控制单元530包含第一微分器531、第一积分器532、第二微分器533、第二积分器534和开关535。第一微分器531的第一端用以接收第一工作电压V1。第一微分器531的第二端电性耦接开关535的第一端。第一积分器532的第一端用以接收第一工作电压V1。第一积分器532的第二 端电性耦接第一微分器531的输出端以及第一积分器532的输出端。类似地,第二微分器533的第一端用以接收第二工作电压V2。第二微分器533的第二端电性耦接开关535的第一端。第二积分器534的第一端用以接收第二工作电压V2。第二积分器534的第二端电性耦接第二微分器533的输出端以及第二积分器534的输出端。开关535的控制端用以接收致能信号EN。开关535的第二端电性耦接数据线DN。
在一操作中,当致能信号EN开启开关535时,控制单元530借由第一微分器531和第二微分器533检测数据线DN的电压信号,并且通过第一微分器531和第二微分器533将数据线DN的电压信号进行微分后分别输出给第一积分器532和第二积分器534。第一积分器532和第二积分器534可将微分后的电压信号进行积分使其还原成原本数据线DN的电压信号,并且将还原后的电压信号分别提供给第一电流补偿单元510和第二电流补偿单元520。借此控制第一电流补偿单元510提供第一电流I1至数据线DN或控制第二电流补偿单元520从数据线DN汲取第二电流I2。
在一实施例中,第一微分器531、第一积分器532、第二微分器533和第二积分器534分别包含第五运算放大器OP5、第六运算放大器OP6、第七运算放大器OP7和第八运算放大器OP8。第五运算放大器OP5具有第五非反相输入端、第五反相输入端以及第五输出端。第五非反相输入端用以接收第一工作电压V1。第五反相输入?#21496;?#30001;第五电容C5和电阻R7电性耦接开关535的第一端。第五输出?#21496;?#30001;电阻R8电性耦接第五反相输入端。第六运算放大器OP6具有第六非反相输入端、第六反相输入端以及第六输出端。第六非反相输入端用以接收第一工作电压V1。第六反相输入?#21496;?#30001;电阻R9电性耦接第五输出端。第六输出端分别电性耦接第一晶体管Q1的控制端以及经由第六电容C6电性耦接第六反相输入端。
第七运算放大器OP7具有第七非反相输入端、第七反相输入端以及第七输出端。第七非反相输入端用以接收第二工作电压V2。第七反相输入?#21496;?#30001;第七电容C7和电阻R10电性耦接开关535的第一端。第七输出?#21496;?#30001;电阻R11电性耦接第七反相输入端。第八运算放大器OP8具有第八非反相输入端、第八反相输入端以及第八输出端。第八非反相输入端用以接收第二工作电压V2。第八反相输入?#21496;?#30001;电阻R12电性耦接第七输出端。第八输出端分别电 性耦接第二晶体管Q2的控制端以及经由第八电容C8电性耦接第八反相输入端。
在本实施例中,借由设置第一微分器531和第一积分器532控制第一电流补偿单元510,以及借由设置第二微分器533和第二积分器534控制第二电流补偿单元520,控制单元530可过滤掉数据线DN的电压信号中的直流信号。
另一方面,请参照图2。由于每个像素所要显示的亮度并不相同;亦即,每个像素形成的像素电压并不相同。因此,驱动电路210会根据像素要形成的像素电压通过信号源212提供相应的数据电流ID至所述像素。例如,当像素要形成的像素电压较小时,信号源212则提供较小的数据电流ID给所述像素。然而,当数据电流ID过小时(如:10纳?#35013;才啵╪A)),会导致所述数据电流ID写入像素的时间过长,进而影响显示装置200显示影像的效率。
因此,本发明提供另一实施方式用以解决上述问题。请参照图6,图6是根据本发明第四实施例示出的一种补偿模块600的示意图。图6所示的补偿模块600可应用于图2中所示的显示装置200,但不?#28304;宋?#38480;。
在一实施例中,补偿模块600包含电流驱动单元610、控制单元620和选择器630。电流驱动单元610经由选择器630电性耦接控制单元620。电流驱动单元610电性耦接数据线DN,并用以根据数据线DN的电压产生驱动电流IS。当信号源212提供数据电流ID至数据线DN时,控制单元620产生第三控制信号IC3。第三控制信号IC3用以控制电流驱动单元610产生驱动电流IS至数据线DN。驱动电流IS与数据电流ID在数据线DN具有相同的流向且经由数据线DN流?#26009;?#32032;P1N~PMN。选择器630用以选择接收第三工作电压V3或是接收第三控制信号IC3。在本实施例中,第三工作电压V3具有高逻辑准位,但并不?#28304;宋?#38480;。
具体来说,电流驱动单元610包含第九晶体管Q9。第九晶体管Q9的第一端用以接收第三工作电压V3。第九晶体管Q9的控制端电性耦接选择器630;亦即,第九晶体管Q9的控制端通过选择器630选择性地接收第三工作电压V3或第三控制信号IC3。第九晶体管Q9的第二端电性耦接数据线DN。
控制单元620包含第九运算放大器OP9、第十运算放大器OP10和第九电容C9。第九运算放大器OP9具有第九反相输入端、第九非反相输入端以及第九输出端。第九非反相输入?#21496;?#30001;第九电容C9电性耦接数据线DN并经由电 阻R13接收第三工作电压V3。第九反相输入端电性耦接第九输出端。第十运算放大器OP10具有第十反相输入端、第十非反相输入端以及第十输出端。第十非反相输入端电性耦接第九晶体管Q9的第一端。第十反相输入端电性耦接第九输出端。第十输出端通过选择器630电性耦接第九晶体管Q9的控制端。
在一操作中,假设像素P1N开启,其它像素P2N~PMN关闭。当信号源212提供数据电流ID经由数据线DN?#26009;?#32032;P1N时,选择器630用以选择接收第三控制信号IC3。此时,数据线DN的电压?#24067;?#20250;抬升,控制单元620经由第九运算放大器OP9和第十运算放大器OP10产生的第三控制信号IC3低于第三工作电压V3。因此,电流驱动单元610中的第九晶体管Q9被第三控制信号IC3控制导通并产生驱动电流IS至数据线DN。由于驱动电流IS和数据电流ID具有相同的流向,因此,数据电流ID和驱动电流IS共同用以写入像素P1N,使得对像素P1N的储存电容CS充电的速度增加(亦即,增?#26377;?#25104;像素电压的速度)。
另外,当第九晶体管Q9被导通后一段时间,数据线DN上的电压趋于稳态(亦即,数据线DN上的电压不再发生变化),此时,控制单元620产生的第三控制信号IC3控制第九晶体管Q9截止,因此电流驱动单元610不再产生驱动电流IS;亦即,此时仅由数据电流ID提供给像素P1N。因此,像素P1N可如期地形成预定的像素电压。
?#26723;?#19968;提的是,图6所示的补偿模块600中的电流驱动单元610和控制单元620可和上述实施例?#25105;?#34917;偿模块结合。借此可达到加速写入数据电流?#26009;?#32032;的效果之外,还可达到在像素上形成像素电压的准确性。
请参照图7,图7是根据本发明第五实施例示出的一种补偿模块700的示意图。须说明的是,图7所示的补偿模块700是结合图3所示的补偿模块300和图6所示的补偿模块600,但并不?#28304;宋?#38480;?#25442;?#35328;之,任何本领域具通常知识的人?#20445;?#22312;不脱离本发明的精神和范围内,当可将图3至图5所示的补偿模块中?#25105;?#32773;结合补偿模块600,来实现补偿模块700的效果。
如图7所示,补偿模块700包含第一电流补偿单元710、第二电流补偿单元720、第一控制单元730、电流驱动单元740、第二控制单元750、选择器760和开关SW1、SW2和SW3,其中第一电流补偿单元710、第二电流补偿单元720、第一控制单元730、电流驱动单元740、第二控制单元750和选择 器760的操作与连接类似于上述实施方式的操作与连接,在此并不赘述。
在一实施例中,信号源212经由开关SW1电性耦接数据线DN。第一电流补偿单元710和第二电流补偿单元720分别经由开关SW2和开关SW3电性耦接第一控制单元730。在本实施例中,第一工作电压V1和第三工作电压V3具有高逻辑准位,第二工作电压V2具有低逻辑准位,然而其并非用以限制本发明。
在一操作中,当信号源212提供数据电流ID?#26009;?#32032;P1N前,开关SW1关闭,开关SW2和开关SW3皆开启,选择器760选择接收第三工作电压V3。此时,第一控制单元730用以检测数据线DN的电压(亦即,检测数据线DN上的像素P2N~PMN是否发生漏电流的情况),并产生第一控制信号IC1和第二控制信号IC2。当数据线DN的电压拉降时,第一控制信号IC1用以控制第一电流补偿单元710提供第一电流I1经由数据线DN给像素P1N;当数据线DN的电?#22266;?#21319;时,第二控制信号IC2用以控制第二电流补偿单元720从像素P1N经由数据线DN汲取第二电流I2。另外,第一控制单元730还根据数据线DN的电压将第一电流补偿单元710中的第一晶体管Q1或第二电流补偿单元720中的第二晶体管Q2分别箝位至第一电压(如,借由第一电容C1)或第二电压(如,借由第二电容C2)。关于操作的?#38468;?#21487;参照上述实施方式,在此并不赘述。
当信号源212提供数据电流ID?#26009;?#32032;P1N时,开关SW1开启,开关SW2和开关SW3皆关闭,选择器760切换至接收第三控制信号IC3。由于开关SW1和开关SW2皆关闭,第一控制单元730并不会控制第一电流补偿单元710和第二电流补偿单元720。另外,由于第一电流补偿单元710或第二电流补偿单元720已被箝位至第一电压或第二电压,因此,根据数据线DN的电压的变化(抬升或拉降),补偿模块700借由第一电流补偿单元710提供第一电流I1经由数据线DN给像素P1N或借由第二电流补偿单元720从像素P1N经由数据线DN汲取第二电流I2,借此补偿数据线DN上其它像素产生的漏电流。借此,当信号源212提供数据电流ID?#26009;?#32032;P1N时,驱动电路(未示出于图中)可在像素P1N上正确地形成额定的像素电压,使得像素P1N显示正确的亮度。
另一方面,当信号源212提供数据电流ID?#26009;?#32032;P1N时,第二控制单元750产生第三控制信号IC3经由选择器760至电流驱动单元740。由于开关SW1 开启时,数据线DN的电压?#24067;?#25260;升,使得第三控制信号IC3低于第三工作电压V3。因此,电流驱动单元740中的第九晶体管Q9被第三控制信号IC3导通并产生驱动电流经由数据线DN?#26009;?#32032;P1N。驱动电流IS用以增加将数据电流ID写入像素P1N的速度。关于操作的?#38468;?#21487;参照上述实施方式,在此并不赘述。借此,通过增加在像素P1N上形成像素电压的速度,可以增加显示装置(未示出于图中)显示影像的效率。
请参照图8,图8是根据本发明一实施例示出的一种像素驱动方法的流程图。为了方便及清楚说明,以下像素驱动方法的说明以图7所示的补偿模块700为例,但本发明并不?#28304;宋?#38480;。
首先,在步骤S801中,在信号源212提供数据电流ID经由数据线DN?#26009;?#32032;P1N~PMN前,借由第一控制单元730检测数据线DN上的电压。接着,在步骤S803中,借由第一控制单元730判断数据线DN上的电压是拉降还是抬升(亦即,判断像素是否产生漏电流以及其产生漏电流的方式)。
当数据线DN上的电压拉降时,进行步骤S805,借由第一控制单元730产生的第一控制信号IC1致能第一电流补偿单元710;亦即,控制第一晶体管Q1导通第一工作电压V1和数据线DN,使得第一电流补偿单元710提供第一电流I1经由数据线DN流?#26009;?#32032;P1N~PMN,用以补偿从数据线DN流出的漏电流。另外,借由第一电流补偿单元710中的第一电容C1将第一晶体管Q1的第一端和控制端间的电压箝位至第一电压,并且根据数据线DN的电压调整第一电压的大小。
当数据线DN上的电?#22266;?#21319;时,进行步骤S807,借由第一控制单元730产生的第二控制信号IC2致能第二电流补偿单元720;亦即,控制第二晶体管Q2导通第二工作电压V2和数据线DN,使得第二电流补偿单元710从像素P1N~PMN经由数据线DN汲取第二电流I2,用以补偿流入数据线DN的漏电流。另外,借由第二电流补偿单元720中的第二电容C2将第二晶体管Q2的第一端和控制端间的电压箝位至第二电压,并且根据数据线DN的电压调整第二电压的大小。
完成第一电流补偿单元710提供第一电流I1?#26009;?#32032;P1N~PMN或第二电流补偿单元720从像素P1N~PMN汲取第二电流I2后,进行步骤S809,借由信号源212提供数据电流ID经由数据线DN?#26009;?#32032;P1N~PMN。接着,在步 骤S811中,借由第二控制单元750产生第三控制信号IC3致能电流驱动单元740;亦即,控制第九晶体管Q9导通第二工作电压V3和数据线DN,使电流驱动单元740产生驱动电流IS至数据线DN。驱动电流IS和数据电流ID在数据线DN上具有相同的流向且经由数据线DN流?#26009;?#32032;P1N~PMN。
由上述本发明的实施例可知,通过在显示装置的驱动电路中设置补偿模块,并通过补偿模块提供第一电流经由数据线?#26009;?#32032;阵列中的像素或从像素阵列中的像素经由数据线汲取第二电流,可以补偿像素阵列中在所述数据线的像素发生漏电流的情况。因此,当驱动电路提供数据电流经由数据线?#26009;?#32032;时,驱动电路在像素上形成的像素电压可以达到额定电压,使像素显示正确的亮度。另一方面,当驱动电路提供的数据电流太小时,通过补偿模块提供驱动电流,并使驱动电流和数据电流共同写入?#26009;?#32032;,增加驱动电路在像素上形成像素电压的速度,进而增加显示装置显示影像的效率。
虽然本发明已以实施方式揭示如上,然而其并非用以限定本发明,任?#38382;?#24713;此?#23478;?#30340;人?#20445;?#22312;不脱离本发明的精神和范围内,当可作各种的变更与修饰,因此本发明的保护范围应当由所附的权利要求书所界定为准。

关于本文
本文标题:显示装置.pdf
链接地址:http://www.pqiex.tw/p-6124564.html
关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服 - 联系我们

[email protected] 2017-2018 zhuanlichaxun.net网站版权所有
经营许可证编号:粤ICP备17046363号-1 
 


收起
展开
平码五不中公式规律 3d开奖现场开奖结果 pc蛋蛋预测软件 网上真钱的棋牌游戏 山东群英会时间 北京pk10官网 申城棋牌2.0下载 股票指数期货在到期日以成交股票进行交割 大乐透复式方案 体彩青海十一选五 云南11选5选号技巧