平码五不中公式规律
  • / 6
  • 下载费用:30 金币  

一种提高VDMOS产品EAS能力的工艺方法.pdf

关 键 ?#21097;?/dt>
一种 提高 VDMOS 产品 EAS 能力 工艺 方法
  专利查询网所有?#35797;?#22343;是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
摘要
申请专利号:

CN201910042248

申请日:

20190117

公开号:

CN109585302A

公开日:

20190405

当前法律状态:

公开

有效性:

审中

法?#19978;?#24773;: 公开
IPC分类号: H01L21/336;H01L29/78 主分类号: H01L21/336;H01L29/78
申请人: 厦门中能微电子有限公司
发明人: 鄢细根;黄种德
地址: 361000 福建省厦门市中国(福建)自由贸易试验区厦门片区嵩屿南二路99号1303室之822
优先权:
专利代理机构: 11427 代理人: 陈娟
PDF完整版下载: PDF下载
法律状态
申请(专利)号:

CN201910042248

授权公告号:

法律状态公告日:

20190405

法律状态类型:

公开

摘要

本发明公开了一种提高VDMOS产品EAS能力的工艺方法,包括以下步骤:分压环形成;有源区打开;多晶栅光刻版第一次使用,进行加浓P?BODY带胶注入,之后去胶并高温退火;表面小剂量AS+全面注入,把P?BODY表面偏浓的杂质适当中和掉部分,保证不因为P?BODY加浓后而对VTH产生偏大影响;栅氧生长、多晶硅淀积、多晶硅掺杂、多晶光刻、多晶刻蚀;源区形成;引线孔形成;正面金属形成包括正面铝硅溅射、正面金属光刻、正面金属刻蚀和合金退火;背面减薄,背面多层金属蒸发。本发明提供的一种提高VDMOS产品EAS能力的工艺方法提高EAS能力的目的,构思巧妙、新颖且没有破坏正常的VDMOS结构与原理,实用性强。

权利要求书

1.一种提高VDMOS产品EAS能力的工艺方法,其特征在于,包括以下步骤: 步骤1:分压环形成,所述分压环形成包括:场氧生长、分压环光刻、分压环腐蚀、分压环注入、分压?#36153;?#21270;和分压环退火; 步骤2:有源区打开,包括有源区光刻、有源区腐蚀和有源区薄氧生长; 步骤3:进行JFET注入与退火; 步骤4:多晶栅光刻版第一次使用,进行加浓P-BODY带胶注入,之后去胶并高温退火; 步骤5:表面小剂量AS+全面注入,?#21387;档?#34920;面偏浓的P型杂质用N型杂质进行?#35782;?#20013;和,保证不因为P-BODY注入加浓后对VTH大小产生偏大影响; 步骤6:栅氧生长、多晶硅淀积、多晶硅掺杂、多晶光刻、多晶刻蚀; 步骤7:源区形成,包括源区N+光刻、源区N+注入、源区N+退火、浅P+全面注入、TEOS膜淀积、BPSG膜淀积和回流; 步骤8:引线孔形成,包括引线孔光刻和引线孔刻蚀; 步骤9:正面金属形成包括正面铝硅溅射、正面金属光刻、正面金属刻蚀和合金退火; 步骤10:背面减薄,背面多层金属蒸发。

说明书


一种提高VDMOS产品EAS能力的工艺方法
技术领域


本发明涉及半导体元器件技术领域,具体涉及一种提高VDMOS产品EAS能力的工艺
方法。


背景技术


目前提高VDMOS产品EAS能力的方法主要是采用合理的版图布局、较佳的元胞设计
以及优化到位的外延材料,但这些方法只是在外围条件上进行优化改善,?#26434;?#21709;EAS能力的
内在因素无法得到改善,因为元胞内部存在无法改变的寄生NPN管,如图1所示,图1为元胞
结构示意图,元胞内部由N+区(E)与P-BODY区(B)以及N-漂移区(C)三者形成了内部寄生NPN
管,虽然目前成熟版图在引线孔布线时会把N+区与P型区进行短接处理,理论上讲VDMOS不
会有二次击穿特性,但在?#24067;?#24320;关状态变换时内部仍会有电流流经N+下面的P型基区,如果
流经P型基区的横向电流产生的正向压降超出寄生NPN管的BE结正向开启电压阀值(一般情
况下是0.6V),则会发生寄生NPN管开启,此时内部击穿电压会由BVCBO迅速下?#26723;紹VCEO,而
BVCEO一般只有BVCBO的60%左右,从而产生二次击穿,一旦发生二次击穿,器件会失效,后
果很严重,所以如何防止寄生NPN管开启是工艺必须解决的问题。常规VDMOS产品工艺流程
都是采用?#26085;?#27687;生长,多晶淀积,多晶掺杂,然后多晶光刻,多晶刻蚀,利用多晶硅栅做P-
BODY注入阻挡层,高温退火,之后N+源光刻,N+注入等一系列固定流程作业。


从晶体管原理可知,要想不发生寄生NPN管开启,必须做到发下几点:(1)N+宽度设
计越小?#33014;茫琋+结深越浅?#33014;茫?#24403;然也不能太?#31243;?#28129;,必须能保证N+区正面金属形成良好的
?#32442;方?#35302;;(2)P型基区纵向越深?#33014;茫?#30005;阻值越小?#33014;茫?#22312;不影响VTH的前提下,一般希望P-
BODY注入杂?#39318;?#20837;尽可能多,结深尽可能达到设计要求。


发明内容


(一)解决的技术问题


本发明提供一种提高VDMOS产品EAS能力的工艺方法,解决了现有提高VDMOS产品
EAS能力的方法?#26434;?#21709;EAS能力的内在因素无法得到改善,VDMOS产品使用中寄生NPN管开启
造成二次击穿的问题。


(二)技术方案


为解决上述技术问题,本发明提供如下技术方?#31119;?#19968;种提高VDMOS产品EAS能力的
工艺方法,包括以下步骤:


步骤1:分压环形成,所述分压环形成包括:场氧生长、分压环光刻、分压环腐蚀、分
压环注入、分压?#36153;?#21270;和分压环退火;


步骤2:有源区打开,包括有源区光刻、有源区腐蚀和有源区薄氧生长;


步骤3:进行JFET注入与退火;


步骤4:多晶栅光刻版第一次使用,进行加浓P-BODY带胶注入,之后去胶并高温退
火;


步骤5:表面小剂量AS+全面注入,?#21387;档?#34920;面偏浓的P型杂质用N型杂质进行?#35782;?br>中和,保证不因为P-BODY注入加浓后而对VTH大小产生偏大影响;


步骤6:栅氧生长、多晶硅淀积、多晶硅掺杂、多晶光刻、多晶刻蚀;


步骤7:源区形成,包括源区N+光刻、源区N+注入、源区N+退火、浅P+全面注入、TEOS
膜淀积、BPSG膜淀积和回流;


步骤8:引线孔形成,包括引线孔光刻和引线孔刻蚀;


步骤9:正面金属形成,包括正面铝硅溅射、正面金属光刻、正面金属刻蚀和合金退
火;


步骤10:背面减薄处理,背面多层金属蒸发。


(三)有益效果


相比常规VDMOS产品工艺流程,本发明提供的提高VDMOS产品EAS能力的工艺方法
可?#28304;?#24133;度提高P-BODY注入剂量,具体如下:有源区打开后,先生长氧化层,然后采用多晶
栅图形的光刻胶进行带胶P-BODY加浓注入,去胶后进行P-BODY高温退火,之后增加一步表
面小剂量AS+杂?#39318;?#20837;,?#21387;档?#34920;面偏浓的P-BODY杂质中和掉一部分,保证后续正常的VTH
所需要的表面P型?#26723;?#26434;质浓度,但整个P-BODY的方块相?#26085;?#24120;工艺要小很多,寄生NPN管
开启的难度加大了,有力地提高了EAS能力,之后再进行正常的栅氧生长,多晶淀积,多晶掺
杂,多晶栅光刻刻蚀,当然由于P-BODY注入与退火提前加工了,所以直接可以进行N+源光刻
与注入了,后续流程跟正常一样,在没有额外增加光刻版的前提下,只把多晶栅光刻版多使
用了一次,就大大激活了工艺条件,从而达到提高EAS能力的目的,构思巧妙、新颖且没有破
坏正常的VDMOS结构与原理,实用性强。


附图说明


图1为元胞结构示意图。


具体实施方式


下面将结合本发明实施例,对本发明实施例中的技术方案进行清楚、完整地描述,
显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的
实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都
属于本发明保护的范围。


本发明提供的一种提高VDMOS产品EAS能力的工艺方法,步骤如下:


步骤1:形成分压环,包括场氧生长、分压环光刻、分压环腐蚀、分压环注入、分压环
氧化和分压环退火;


步骤2:有源区打开,包括有源区光刻、有源区腐蚀和有源区薄氧生长;


步骤3:进行JFET注入与退火;


步骤4:多晶栅光刻版第一次使用,进行加浓P-BODY带胶注入,之后去胶并高温退
火;


步骤5:表面小剂量AS+全面注入,?#21387;档?#34920;面偏浓的P型杂质用N型杂质进行?#35782;?br>中和,保证不因为P-BODY加浓后而对VTH大小产生偏大影响;


步骤6:栅氧生长、多晶硅淀积、多晶硅掺杂、多晶光刻、多晶刻蚀;


步骤7:形成源区,包括源区N+光刻、源区N+注入、源区N+退火、浅P+全面注入、TEOS
膜淀积、BPSG膜淀积和回流;


步骤8:形成引线孔,包括引线孔光刻和引线孔刻蚀;


步骤9:形成正面金属,包括正面铝硅溅射、正面金属光刻、正面金属刻蚀和合金退
火;


步骤10:背面减薄处理,背面多层金属蒸发。


以一颗4N60常规产品举例,正常工艺加工,EAS电流能力只有4A左右,采用本发明
提供的方法后,EAS电流能力可达6A左右,同一个产品,EAS能力可以提高30%以上,提高幅
度明显;当然本发明亦可用于IGBT器件,改善LATCH-UP。本发明提供的提高VDMOS产品EAS能
力的工艺方法构思巧妙、新颖且没有破坏正常的VDMOS结构与原理,实用性强。


尽管已经示出和描述了本发明的实施例,?#26434;?#26412;领域的普通技术人员而言,可以
理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换
和变型,本发明的范围由所附权利要求及其等同物限定。


[email protected] 2017-2018 zhuanlichaxun.net网站版权所有
经营许可证编号:粤ICP备17046363号-1 
 


收起
展开
平码五不中公式规律 时时彩计划群是套吗 内蒙古快三电脑版 云顶娱乐平台 捕鱼达人3d刷黄金弹头 28彩票全程骗局 上海开门市赚钱 腾讯21点 AG夏日营地技巧 三公三个一样的几倍 领航计划软件